Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019043890) METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/043890 International Application No.: PCT/JP2017/031461
Publication Date: 07.03.2019 International Filing Date: 31.08.2017
IPC:
H01L 21/304 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18
the devices having semiconductor bodies comprising elements of the fourth group of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30
Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20-H01L21/26142
302
to change the physical characteristics of their surfaces, or to change their shape, e.g. etching, polishing, cutting
304
Mechanical treatment, e.g. grinding, polishing, cutting
Applicants:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 1-2-1 Shibaura, Minato-ku, Tokyo 1058634, JP
Inventors:
谷本 竜一 TANIMOTO Ryuichi; JP
Agent:
特許業務法人特許事務所サイクス SIKS & CO.; 東京都中央区京橋一丁目8番7号 京橋日殖ビル8階 8th Floor, Kyobashi-Nisshoku Bldg., 8-7, Kyobashi 1-chome, Chuo-ku, Tokyo 1040031, JP
Priority Data:
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER
(FR) PROCÉDÉ DE FABRICATION D'UNE PLAQUETTE DE SEMI-CONDUCTEUR
(JA) 半導体ウェーハの製造方法
Abstract:
(EN) Provided is a method for manufacturing a semiconductor wafer, wherein: the method includes a multistage polishing step including three or more stages of polishing steps performed using polishing agents containing abrasive grains; in the multistage polishing step, the abrasive grain concentration of the polishing agent used in the final polishing step of the multistage polishing step, the abrasive grain concentration of the polishing agent used in a one-stage-prior polishing step performed one stage prior to the final polishing step, and the abrasive grain concentration of the polishing agent used in a two-stage-prior polishing step performed two stages prior to the final polishing step satisfy the following relationship 1; and the abrasive grains contained in the polishing agent used in the one-stage-prior polishing step have a degree of association of over 1.50 and an average grain diameter of 65 nm or higher as measured by dynamic light scattering. (Relationship 1) Abrasive grain concentration of the polishing agent used in the two-stage-prior polishing step > abrasive grain concentration of the polishing agent used in the one-stage-prior polishing step > abrasive grain concentration of the polishing agent used in the final polishing step
(FR) L'invention concerne un procédé de fabrication d'une plaquette de semi-conducteur, le procédé comprenant une étape de polissage à étapes multiples comprenant au moins trois étapes d'étapes de polissage effectuées à l'aide d'agents de polissage contenant des grains abrasifs ; lors de l'étape de polissage à étapes multiples, la concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage finale de l'étape de polissage à étapes multiples, la concentration en grains abrasifs de l'agent de polissage utilisé lors d'une étape de polissage d'une étape préalable effectuée une étape avant l'étape de polissage finale, et la concentration en grains abrasifs de l'agent de polissage utilisé lors d'une étape de polissage de deux étapes préalables effectuée deux étapes avant l'étape de polissage finale satisfont la relation suivante 1 ; et les grains abrasifs contenus dans l'agent de polissage utilisé lors de l'étape de polissage d'une étape préalable ont un degré d'association de plus de 1,50 et un diamètre de grain moyen supérieur ou égal à 65 nm tel que mesuré par diffusion de lumière dynamique. (Relation 1) Concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage de deux étapes préalable > concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage d'une étape préalable > concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage finale
(JA) 半導体ウェーハの製造方法であって、砥粒を含む研磨剤を用いて行われる3段階以上の研磨工程を含む多段研磨工程を含み、上記多段研磨工程において、この多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の1段階前に行われる1段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の2段階前に行われる2段階前研磨工程において使用される研磨剤の砥粒濃度とが下記関係式1を満たし、且つ1段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は65nm以上であり且つ会合度は1.50超である半導体ウェーハの製造方法が提供される。 (関係式1) 2段階前研磨工程において使用される研磨剤の砥粒濃度>1段階前研磨工程において使用される研磨剤の砥粒濃度>最終研磨工程において使用される研磨剤の砥粒濃度
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)