Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019043823) MEMORY ACCESS DEVICE, IMAGE PROCESSING DEVICE AND IMAGING DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/043823 International Application No.: PCT/JP2017/031110
Publication Date: 07.03.2019 International Filing Date: 30.08.2017
IPC:
G06F 12/00 (2006.01) ,G06F 13/28 (2006.01) ,G06F 13/30 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14
Handling requests for interconnection or transfer
20
for access to input/output bus
28
using burst mode transfer, e.g. direct memory access, cycle steal
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14
Handling requests for interconnection or transfer
20
for access to input/output bus
28
using burst mode transfer, e.g. direct memory access, cycle steal
30
with priority control
Applicants:
オリンパス株式会社 OLYMPUS CORPORATION [JP/JP]; 東京都八王子市石川町2951番地 2951, Ishikawa-machi, Hachioji-shi, Tokyo 1928507, JP
Inventors:
本間 伸祐 HOMMA Shinsuke; JP
千田 和江 CHIDA Kazue; JP
上野 晃 UENO Akira; JP
Agent:
棚井 澄雄 TANAI Sumio; JP
鈴木 三義 SUZUKI Mitsuyoshi; JP
高柴 忠夫 TAKASHIBA Tadao; JP
鈴木 史朗 SUZUKI Shirou; JP
Priority Data:
Title (EN) MEMORY ACCESS DEVICE, IMAGE PROCESSING DEVICE AND IMAGING DEVICE
(FR) DISPOSITIF D'ACCÈS MÉMOIRE, DISPOSITIF DE TRAITEMENT D'IMAGE ET DISPOSITIF D'IMAGERIE
(JA) メモリアクセス装置、画像処理装置、および撮像装置
Abstract:
(EN) The present invention comprises: a data processing unit that outputs an access request for requesting access to a memory connected to a data bus, performs data processing with respect to data of the accessed memory, and provides notification of the progress status of the data processing; a priority switching control unit that, on the basis of the data processing progress status notified from the data processing unit, determines the degree of urgency of the data processing by the data processing unit, and outputs a priority switching signal for providing notification of a switch in priorities of the data processing unit; and a bus arbiter that is connected to the data bus and that, when mediating a request to access the memory, mediates by changing the priority of the access request output from the data processing unit in accordance with the priority switching signal, and controls access to the memory in accordance with the access request received by the mediation.
(FR) L’invention comprend : une unité de traitement de données qui génère une demande d'accès pour demander l'accès à une mémoire connectée à un bus de données, effectue un traitement de données par rapport aux données de la mémoire accessible et fournit une notification de l'état de progression du traitement de données ; une unité de commande de commutation de priorité qui, d’après l'état de progression du traitement de données notifié par l'unité de traitement de données, détermine le degré d'urgence du traitement de données par l'unité de traitement de données, puis transmet un signal de commutation de priorité permettant de notifier une commutation des priorités de l'unité de traitement de données ; et un arbitre de bus qui est connecté au bus de données et qui, lors de la médiation d'une demande d'accès à la mémoire, assure la médiation en modifiant la priorité de la demande d'accès générée par l'unité de traitement de données conformément au signal de commutation de priorité, et commande l'accès à la mémoire en fonction de la demande d'accès reçue par médiation.
(JA) データバスに接続されたメモリへのアクセスを要求するアクセス要求を出力し、アクセスしたメモリのデータに対してデータ処理を行うと共に、データ処理の進行状況を通知するデータ処理部と、データ処理部から通知されたデータ処理の進行状況に基づいて、データ処理部によるデータ処理の緊急度を判定し、データ処理部の優先度の切り替えを通知する優先度切り替え信号を出力する優先度切り替え制御部と、データバスに接続され、メモリへのアクセス要求を調停する際に、優先度切り替え信号に応じて、データ処理部から出力されたアクセス要求の優先度を変更して調停し、調停によって受け付けたアクセス要求に応じてメモリへのアクセスを制御するバスアービタと、を備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)