Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019043530) UTILIZATION-BASED THROTTLING OF HARDWARE PREFETCHERS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/043530 International Application No.: PCT/IB2018/056403
Publication Date: 07.03.2019 International Filing Date: 23.08.2018
IPC:
G06F 12/0862 (2016.01)
[IPC code unknown for G06F 12/0862]
Applicants:
ORACLE INTERNATIONAL CORPORATION [US/US]; 500 Oracle Parkway Redwood City, California 94065, US
Inventors:
LEE, Hyunjin Abraham; US
CHOU, Yuan; US
PAPE, John; US
Agent:
MEYERTONS, HOOD, KIVLIN, KOWERT & GOETZEL, P.C.; Munyon, Dean M. P.O. BOX 398 AUSTIN, Texas 78767-0398, US
Priority Data:
15/691,30230.08.2017US
Title (EN) UTILIZATION-BASED THROTTLING OF HARDWARE PREFETCHERS
(FR) RALENTISSEMENT ARTIFICIEL BASÉ SUR L'UTILISATION D'ORGANES D'EXTRACTION PRÉALABLE MATÉRIELS
Abstract:
(EN) An system for prefetching data for a processor includes a processor core, a memory, a cache memory, and a prefetch circuit. The memory may be configured to store information for use by the processor core. The cache memory may be configured to issue a fetch request for information from the memory for use by the processor core. The prefetch circuit may be configured to issue a prefetch request for information from the memory to store in the cache memory using a predicted address, and to monitor, over a particular time interval, an amount of fetch requests from the cache memory and prefetch requests from the prefetch circuit. The prefetch circuit may also be configured to disable prefetch requests from the memory for a subsequent time interval in response to a determination that the amount satisfies a threshold amount.
(FR) L'invention concerne un système d'extraction préalable de données pour un processeur comprenant un cœur de processeur, une mémoire, une mémoire cache et un circuit d'extraction préalable. La mémoire peut être configurée pour mémoriser des informations destinées à être utilisées par le cœur de processeur. La mémoire cache peut être configurée pour émettre une demande d'extraction d'informations de la mémoire à des fins d'utilisation par le cœur de processeur. Le circuit d'extraction préalable peut être configuré pour émettre une demande d'extraction préalable d'informations de la mémoire à des fins de mémorisation dans la mémoire cache à l'aide d'une adresse prédite, et pour surveiller, sur un intervalle de temps particulier, une quantité de demandes d'extraction de la mémoire cache et de demandes d'extraction préalable du circuit d'extraction préalable. Le circuit d'extraction préalable peut également être configuré pour désactiver des demandes d'extraction préalable de la mémoire pendant un intervalle de temps ultérieur en réponse à une détermination du fait que la quantité satisfait une quantité seuil.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)