Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019043447) MASTER OF A BUS SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/043447 International Application No.: PCT/IB2018/000810
Publication Date: 07.03.2019 International Filing Date: 27.07.2018
IPC:
H04L 12/40 (2006.01) ,H04L 12/861 (2013.01) ,H04L 12/935 (2013.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
28
characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
40
Bus networks
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
801
Flow control or congestion control
861
Packet buffering or queuing arrangements; Queue scheduling
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
931
Switch fabric architecture
935
Switch interfaces, e.g. port details
Applicants:
WAGO VERWALTUNGSGESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG [DE/DE]; Hansastrasse 27 32423 Minden, DE
Inventors:
JEROLM, Daniel; DE
QUAKERNACK, Frank; DE
Agent:
MÜLLER, Wolf-Christian; c/o Wago Kontakttechnik GmbH & Co. KG Hansastrasse 27 32423 Minden, DE
Priority Data:
10 2017 008 186.731.08.2017DE
Title (EN) MASTER OF A BUS SYSTEM
(FR) MAÎTRE D'UN SYSTÈME DE BUS
(DE) MASTER EINES BUSSYSTEMS
Abstract:
(EN) The invention relates to a master (2) of a bus system (1) for a process control by means of a slave (81, 82) and a bus (3), comprising a transceiver circuit (30) for transmitting transmission data (TD) and receiving received data (RD) for the process control using data packets (P, Ρλ), comprising a channel (21, 22, 23) which has a receiving storage region (210), wherein the transceiver circuit (30) is designed to write the received data (RD) of a data packet (P1) received via the bus (3) into the receiving storage region (210), - the channel (21, 22, 23) has at least one selection circuit (220), an output (225) of the selection circuit (220) being connected to the transceiver circuit (30), - the selection circuit (220) has a first input (221) for selecting first data (Dl), - the selection circuit (220) has a second input (222), said second input (222) being connected to the receiving storage region (210), and - the selection circuit (220) is designed to select the transmission data (TD) from the first data (Dl) and/or the received data (RD) written into the receiving storage region (210) and output the transmission data (TD) into the transceiver circuit (30) for a data packet (P) to be transmitted.
(FR) L'invention concerne un maître (2) d'un système de bus (1) pour la commande de processus, comportant un esclave (81, 82) et un bus (3), un circuit d'émetteur-récepteur (30) destiné à émettre des données d'émission (TD) et à recevoir des données de réception (RD) pour la commande de processus au moyen de paquets de données (P, Ρλ), et un canal (21, 22, 23) présentant une zone de mémoire de réception (210). Le circuit d'émetteur-récepteur (30) est conçu pour inscrire les données de réception (RD) d'un paquet de données (P1) reçu au moyen du bus (3) dans la zone de mémoire de réception (210). Le canal (21, 22, 23) présente au moins un circuit de sélection (220), une sortie (225) du circuit de sélection (220) étant connectée au circuit d'émetteur-récepteur (30). Le circuit de sélection (220) présente une première entrée (221) pour la sélection de premières données (DI). Le circuit de sélection (220) présente une deuxième entrée (222) connectée à la zone de mémoire de réception (210). Le circuit de sélection (220) est conçu pour sélectionner les données d'émission (TD) parmi les premières données (DI) et/ou les données de réception (RD) inscrites dans la zone de mémoire de réception (210) et pour émettre les données d'émission (TD) dans le circuit d'émetteur-récepteur (30) pour un paquet de données (P) à émettre.
(DE) Master (2) eines Bussystems (1) zur Prozesssteuerung mit einem Slave (81, 82) und einem Bus (3),, mit einer Transceiverschaltung (30) zum Senden von Sendedaten (TD) und Empfangen von Empfangsdaten (RD) für die Prozesssteuerung mittels Datenpakete (P, Ρλ), mit einem Kanal (21, 22, 23), der einen Empfangs-Speicherbereich (210) aufweist, bei dem die Transceiverschaltung (30) eingerichtet ist/ die Empfangsdaten (RD) eines über den Bus (3) empfangenen Datenpakets (P1) in den Empfangs-Speicherbereich (210) zu schreiben, - bei dem der Kanal (21, 22, 23) zumindest eine Selektionsschaltung (220) aufweist, wobei ein Ausgang (225) der Selektionsschaltung (220) mit der Transceiverschaltung (30) verbunden ist, bei dem die Selektionsschaltung (220) einen ersten Eingang (221) zur Auswahl erster Daten (Dl) aufweist, bei dem die Selektionsschaltung (220) einen zweiten Eingang (222) aufweist, wobei der zweite Eingang (222) mit dem Empfangs- Speicherbereich (210) verbunden ist, und bei dem die Selektionsschaltung (220) eingerichtet ist, die Sendedaten (TD) aus den ersten Daten (Dl) und/oder den in den Empfahgs-Speicherbereich (210) geschriebenen Empfangsdaten (RD) auszuwählen und die Sendedaten (TD) in die Transceiverschaltung (30) für ein zu sendendes Datenpaket (P) auszugeben.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)