Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019042248) MEMORY STRUCTURE AND FORMING METHOD THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/042248 International Application No.: PCT/CN2018/102496
Publication Date: 07.03.2019 International Filing Date: 27.08.2018
IPC:
H01L 21/768 (2006.01) ,H01L 23/48 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
Applicants:
长江存储科技有限责任公司 YANGTZE MEMORY TECHNOLOGIES CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖开发区关东科技工业园华光大道18号7018室 Room 7018, No. 18, Huaguang Road Guandong Science and Technology Industrial Park East Lake High-Tech Development Zone Wuhan, Hubei 430074, CN
Inventors:
陈赫 CHEN, He; CN
董金文 DONG, Jinwen; CN
朱继锋 ZHU, Jifeng; CN
华子群 HUA, Ziqun; CN
肖亮 XIAO, Liang; CN
王永庆 WANG, Yongqing; CN
Agent:
上海盈盛知识产权代理事务所(普通合伙) SHANGHAI WINSUN INTELLECTUAL PROPERTY AGENCY; 中国上海市 闸北区梅园路228号企业广场12楼1216室 Room 1216, 12/F, Enterprise Square 228 Meiyuan Road, Zhabei District Shanghai 200070, CN
Priority Data:
201710774763.531.08.2017CN
201710775893.031.08.2017CN
PCT/CN2018/08710216.05.2018CN
PCT/CN2018/09045708.06.2018CN
PCT/CN2018/09861203.08.2018CN
Title (EN) MEMORY STRUCTURE AND FORMING METHOD THEREOF
(FR) STRUCTURE DE MÉMOIRE ET SON PROCÉDÉ DE FORMATION
(ZH) 存储器结构及其形成方法
Abstract:
(EN) A memory structure and a forming method thereof are provided. The memory structure comprises: a first base (100), comprising: a substrate layer (101) and a storage layer (102), wherein the storage layer is located on a first surface (11) of the substrate layer, the first base comprises a bond pad region, and a connection part region is provided on at least a part of the first surface of the substrate layer. An insulation layer is formed in the connection part region, and the insulation layer has a top surface and a bottom surface opposite to each other, wherein the top surface faces a side of the first surface of the substrate layer, and the bottom surface faces a side of a second surface (12) of the substrate layer. The storage layer comprises a connection part, and one end of the connection part is in contact with the insulation layer. The memory structure further comprises: a dielectric layer (103) disposed on the second surface of the substrate layer; a bond pad (701) disposed on a surface of the dielectric layer above the bond pad region; and an insulation structure (401) passing through the substrate layer and configured to insulate the substrate layer in the bond pad region from the substrate layer at the outside of the insulation structure. In the memory structure, the parasitic capacitance between a bond pad and a substrate layer is reduced, improving memory performance.
(FR) L'invention concerne une structure de mémoire et son procédé de formation. La structure de mémoire comprend : une première base (100), comprenant : une couche de substrat (101) et une couche de stockage (102), la couche de stockage étant située sur une première surface (11) de la couche de substrat, la première base comprend une région de plot de connexion, et une région de partie de connexion est disposée sur au moins une partie de la première surface de la couche de substrat. Une couche d'isolation est formée dans la région de partie de connexion, et la couche d'isolation a une surface supérieure et une surface inférieure opposées l'une à l'autre, la surface supérieure faisant face à un côté de la première surface de la couche de substrat, et la surface inférieure faisant face à un côté d'une seconde surface (12) de la couche de substrat. La couche de stockage comprend une partie de connexion, et une extrémité de la partie de connexion est en contact avec la couche d'isolation. La structure de mémoire comprend en outre : une couche diélectrique (103) disposée sur la seconde surface de la couche de substrat ; un plot de connexion (701) disposé sur une surface de la couche diélectrique au-dessus de la région de plot de connexion ; et une structure d'isolation (401) traversant la couche de substrat et configurée pour isoler la couche de substrat dans la région de plot de connexion de la couche de substrat à l'extérieur de la structure d'isolation. Dans la structure de mémoire, la capacité parasite entre un plot de connexion et une couche de substrat est réduite, améliorant les performances de mémoire.
(ZH) 一种存储器结构及其形成方法,存储器结构包括:第一基底(100),包括:衬底层(101)和存储层(102),存储层位于衬底层的第一表面上(11),第一基底包括焊垫区域,衬底层的第一表面至少部分区域上设置有连接部区域;连接部区域中形成有绝缘层,绝缘层具有相对设置的顶面和底面,其中顶面为朝向衬底层的第一表面的一侧,底面为朝向衬底层的第二表面(12)的一侧,存储层包括连接部,连接部的一端与绝缘层接触;介质层(103),位于衬底层的第二表面上;焊垫(701),位于焊垫区域上方的介质层表面;隔离结构(401),贯穿衬底层,用于隔离焊垫区域内的衬底层与隔离结构外围的衬底层。该存储器结构中焊垫与衬底层之间的寄生电容被减小,有利于提高存储器性能。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)