Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019042189) SHIFT REGISTER CIRCUIT, DRIVING METHOD, GATE DRIVE CIRCUIT, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/042189 International Application No.: PCT/CN2018/101490
Publication Date: 07.03.2019 International Filing Date: 21.08.2018
IPC:
G09G 3/20 (2006.01) ,G11C 19/28 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
19
Digital stores in which the information is moved stepwise, e.g. shift registers
28
using semiconductor elements
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
合肥京东方光电科技有限公司 HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国安徽省合肥市 铜陵北路2177号 No. 2177 Tonglingbei Road Hefei, Anhui 230012, CN
Inventors:
廖力勍 LIAO, Liqing; CN
李红敏 LI, Hongmin; CN
董职福 DONG, Zhifu; CN
冯思林 FENG, Silin; CN
Agent:
北京银龙知识产权代理有限公司 DRAGON INTELLECTUAL PROPERTY LAW FIRM; 中国北京市 海淀区西直门北大街32号院枫蓝国际中心2号楼10层 10F, Bldg. 2, Maples International Center No. 32 Xizhimen North Street, Haidian District Beijing 100082, CN
Priority Data:
201710771346.531.08.2017CN
Title (EN) SHIFT REGISTER CIRCUIT, DRIVING METHOD, GATE DRIVE CIRCUIT, AND DISPLAY DEVICE
(FR) CIRCUIT DE REGISTRES À DÉCALAGE, PROCÉDÉ DE COMMANDE, CIRCUIT DE COMMANDE DE GRILLE ET DISPOSITIF D’AFFICHAGE
(ZH) 移位寄存器电路、驱动方法、栅极驱动电路和显示装置
Abstract:
(EN) A shift register circuit, a driving method, a gate drive circuit, and a display device are provided. The shift register circuit comprises a clock signal adjustment circuit (13) and a self-controlled conduction circuit (14). The clock signal adjustment circuit (13) has a first clock signal input (CLK), a second clock signal input (CLKB), and a clock signal adjustment output (CLKR). The clock signal adjustment circuit (13) is used to output a first level by means of the clock signal adjustment output (CLKR) if a first clock signal and a second clock signal are both at a second level. The self-controlled conduction circuit (14) is used to control the clock signal adjustment output (CLKR) to be electrically connected to a pull-up node (PU) if the pull-up node (PU) is at the first level, or break the electrical connection between the clock signal adjustment output (CLKR) and the pull-up node (PU) if the pull-up node (PU) is at the second level.
(FR) La présente invention concerne un circuit de registres à décalage, un procédé de commande, un circuit de commande de grille et un dispositif d’affichage. Le circuit de registres à décalage comprend un circuit de réglage de signal d’horloge (13) et un circuit de conduction autocommandé (14). Le circuit de réglage de signal d’horloge (13) a une première entrée de signal d’horloge (CLK), une seconde entrée de signal d’horloge (CLKB) et une sortie de réglage de signal d’horloge (CLKR). Le circuit de réglage de signal d’horloge (13) est utilisé pour délivrer un premier niveau au moyen de la sortie de réglage de signal d’horloge (CLKR) si un premier signal d’horloge et un second signal d’horloge sont tous les deux à un second niveau. Le circuit de conduction autocommandé (14) est utilisé pour commander la sortie de réglage de signal d’horloge (CLKR) pour qu’elle soit électriquement connectée à un nœud de tirage vers le haut (PU) si le nœud de tirage vers le haut (PU) est au premier niveau, ou pour interrompre la connexion électrique entre la sortie de réglage de signal d’horloge (CLKR) et le nœud de tirage vers le haut (PU) si le nœud de tirage vers le haut (PU) est au second niveau.
(ZH) 一种移位寄存器电路、驱动方法、栅极驱动电路和显示装置。移位寄存器电路包括时钟信号调整电路(13)和自控导通电路(14);时钟信号调整电路(13)具有第一时钟信号输入端(CLK)、第二时钟信号输入端(CLKB)和时钟信号调整输出端(CLKR);时钟信号调整电路(13)用于在第一时钟信号和第二时钟信号均为第二电平时通过时钟信号调整输出端(CLKR)输出第一电平;自控导通电路(14)用于在上拉节点(PU)为第一电平时控制时钟信号调整输出端(CLKR)与上拉节点(PU)连通,或者在上拉节点(PU)为第二电平时断开时钟信号调整输出端(CLKR)与上拉节点(PU)之间的连接。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)