Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019041388) GOA CIRCUIT FOR PREVENTING LOSS OF CLOCK SIGNAL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/041388 International Application No.: PCT/CN2017/101977
Publication Date: 07.03.2019 International Filing Date: 15.09.2017
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No.9-2, Tangming Road, Gongming Street, Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
石龙强 SHI, Longqiang; CN
陈书志 CHEN, Shujhih; CN
Agent:
深圳市德力知识产权代理事务所 COMIPS INTELLECTUAL PROPERTY OFFICE; 中国广东省深圳市 福田区上步中路深勘大厦15E Room 15E Shenkan Building, Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028, CN
Priority Data:
201710788014.804.09.2017CN
Title (EN) GOA CIRCUIT FOR PREVENTING LOSS OF CLOCK SIGNAL
(FR) CIRCUIT GOA PERMETTANT D'ÉVITER LA PERTE D'UN SIGNAL D'HORLOGE
(ZH) 防止时钟信号丢失的GOA电路
Abstract:
(EN) A GOA circuit for preventing loss of a clock signal. The GOA circuit comprises multiple cascaded GOA units. A GOA unit on an Nth stage comprises a pull-up cascaded-transmission unit (20), a pull-down unit (30) and a pull-down retention unit (40) that are respectively connected to a first node (Q(N)) of the GOA unit on the Nth stage and a gate signal output end (G(N)). A pull-up control unit (10, 11, 12) is connected to the first node (Q(N)) of the GOA unit at the Nth stage. Each of GOA units starting from a stage comprises an adjunct circuit (50) used for preventing loss of a clock signal. The adjunct circuit (50) is connected to the pull-down retention unit (40). When a clock signal is lost, the adjunct circuit (50) can pull down an electrical potential of the first node (Q(N)) of the GOA unit on the Nth stage by using a start signal (STV) connected to the adjunct circuit (50), a first low-frequency clock signal (LC1) and a second low-frequency clock signal (LC2). The GOA circuit for preventing loss of a clock signal can resolve the problem of damage of a display caused by the loss of the clock signal.
(FR) L'invention concerne un circuit GOA permettant d'éviter la perte d'un signal d'horloge. Le circuit GOA comprend de multiples unités GOA en cascade. Une unité GOA sur un Nème étage comprend une unité de transmission en cascade (20) pour le rappel vers le niveau haut, une unité de rappel vers le niveau bas (30) et une unité de maintien de rappel vers le niveau bas (40) qui sont connectées respectivement à un premier nœud (Q(N)) de l'unité GOA sur le Nème étage et à une extrémité de sortie de signal de grille (G(N)). Une unité de commande de rappel vers le niveau haut (10, 11, 12) est connectée au premier nœud (Q(N)) de l'unité GOA sur le Nème étage. Chacune des unités GOA partant d'un étage comporte un circuit d'appoint (50) servant à éviter la perte d'un signal d'horloge. Le circuit d'appoint (50) est connecté à l'unité de maintien de rappel vers le niveau bas (40). Lorsqu'un signal d'horloge est perdu, le circuit d'appoint (50) peut abaisser le potentiel électrique du premier nœud (Q(N)) de l'unité GOA sur le Nème étage au moyen d'un signal de départ (STV) connecté au circuit d'appoint (50), d'un premier signal d'horloge basse fréquence (LC1) et d'un second signal d'horloge basse fréquence (LC2). Le circuit GOA permettant d'éviter la perte d'un signal d'horloge peut résoudre le problème de dégradation d'affichage provoqué par la perte du signal d'horloge.
(ZH) 一种防止时钟信号丢失的GOA电路。该GOA电路包括多个级联的GOA单元,第N级GOA单元包括:上拉级传单元(20),下拉单元(30),下拉维持单元(40)分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接,所述上拉控制单元(10,11,12)与该第N级GOA单元的第一节点(Q(N))连接;从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路(50),该附加电路(50)与下拉维持单元(40)连接;当时钟信号丢失时,该附加电路(50)利用连接该附加电路(50)的起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够拉低该第N级GOA单元的第一节点(Q(N))的电位。该防止时钟信号丢失的GOA电路能够解决时钟信号消失导致显示器受损的问题。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)