Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019041248) THIN FILM TRANSISTOR, ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING THIN FILM TRANSISTOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/041248 International Application No.: PCT/CN2017/099983
Publication Date: 07.03.2019 International Filing Date: 31.08.2017
IPC:
H01L 29/786 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
786
Thin-film transistors
Applicants:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors:
LIU, Wei; CN
Agent:
TEE & HOWE INTELLECTUAL PROPERTY ATTORNEYS; CHEN, Yuan 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Priority Data:
Title (EN) THIN FILM TRANSISTOR, ARRAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF FABRICATING THIN FILM TRANSISTOR
(FR) TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU, APPAREIL D'AFFICHAGE ET PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHES MINCES
Abstract:
(EN) Provided is a thin film transistor. The thin film transistor includes a first source electrode (20) and a first drain electrode (30) spaced apart from each other; an active layer (10) on the first source electrode (20) and the first drain electrode (30), the active layer (10) having a channel part (1) between the first source electrode (20) and the first drain electrode (30), a source electrode contact part (2a) in contact with the first source electrode (20), and a drain electrode contact part (3a) in contact with the first drain electrode (30); a second source electrode (21) on a side of the source electrode contact part (2a) distal to the first source electrode (20), the second source electrode (21) being electrically connected to the first source electrode (20);and a second drain electrode (31) on a side of the drain electrode contact part (3a) distal to the first drain electrode (30), the second drain electrode (31)being electrically connected to the first drain electrode (30).
(FR) L'invention concerne un transistor à couches minces. Le transistor à couches minces comprend une première électrode de source (20) et une première électrode de drain (30) espacées l'une de l'autre; une couche active (10) sur la première électrode de source (20) et la première électrode de drain (30), la couche active (10) ayant une partie de canal (1) entre la première électrode de source (20) et la première électrode de drain (30), une partie de contact d'électrode de source (2a) en contact avec la première électrode de source (20), et une partie de contact d'électrode de drain (3a) en contact avec la première électrode de drain (30); une seconde électrode de source (21) sur un côté de la partie de contact d'électrode de source (2a) distal par rapport à la première électrode de source (20), la seconde électrode de source (21) étant électroconnectée à la première électrode de source (20); et une seconde électrode de drain (31) sur un côté de la partie de contact d'électrode de drain (3a) distal par rapport à la première électrode de drain (30), la seconde électrode de drain (31) étant électroconnectée à la première électrode de drain (30).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)