Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019032455) DATA BIT INVERSION TRACKING IN CACHE MEMORY TO REDUCE DATA BITS WRITTEN FOR WRITE OPERATIONS
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/032455 International Application No.: PCT/US2018/045379
Publication Date: 14.02.2019 International Filing Date: 06.08.2018
IPC:
G06F 12/0804 (2016.01) ,G06F 12/0891 (2016.01) ,G11C 7/10 (2006.01) ,G11C 11/4063 (2006.01)
[IPC code unknown for G06F 12/0804][IPC code unknown for G06F 12/0891]
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
10
Input/output (I/O) data interface arrangements, e.g. I/O data control circuits, I/O data buffers
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21
using electric elements
34
using semiconductor devices
40
using transistors
401
forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063
Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
Applicants:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors:
SHIN, Hyunsuk; US
KIM, Jung Pill; US
KIM, Sungryul; US
Agent:
TERRANOVA, Steven, N.; US
Priority Data:
15/672,99209.08.2017US
Title (EN) DATA BIT INVERSION TRACKING IN CACHE MEMORY TO REDUCE DATA BITS WRITTEN FOR WRITE OPERATIONS
(FR) SUIVI D'INVERSION DE BITS DE DONNÉES DANS UNE MÉMOIRE CACHE POUR RÉDUIRE DES BITS DE DONNÉES ÉCRITS POUR DES OPÉRATIONS D'ÉCRITURE
Abstract:
(EN) Data bit inversion tracking in cache memory to reduce data bits written for write operations is disclosed. In one aspect, a cache memory including a cache controller and a cache array is provided. The cache array includes one or more cache entries, each of which includes a cache data field and a bit change track field. The cache controller compares a current cache data word to a new data word to be written and stores a bit track change word representing the difference (i.e., inverted bits) between the current cache data word and the new data word in the bit change track field. By using the bit track change word stored in the bit change track field to determine whether fewer bit writes are required to write data in an inverted or a non-inverted form, power consumption can be reduced for write operations through reduced bit write operations.
(FR) L'invention concerne un suivi d'inversion de bits de données dans une mémoire cache pour réduire des bits de données écrits pour des opérations d'écriture. Selon un aspect, l'invention concerne une mémoire cache comprenant un contrôleur de mémoire cache et un réseau de mémoires cache. Le réseau de mémoires cache comprend une ou plusieurs entrées de mémoire cache, chacune comprenant un champ de données de mémoire cache et un champ de piste de changement de bits. Le contrôleur de mémoire cache compare un mot de données de cache courant à un nouveau mot de données à écrire et stocke un mot de changement de piste de bits représentant la différence (c'est-à-dire, des bits inversés) entre le mot de données de cache courant et le nouveau mot de données dans le champ de piste de changement de bits. En utilisant le mot de changement de piste binaire stocké dans le champ de piste de changement de bit pour déterminer si moins d'écritures de bit sont nécessaires pour écrire des données sous une forme inversée ou non inversée, la consommation d'énergie peut être réduite pour des opérations d'écriture grâce à des opérations d'écriture de bit réduites.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)