Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019032323) VOID FORMATION IN CHARGE TRAP STRUCTURES
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/032323 International Application No.: PCT/US2018/044353
Publication Date: 14.02.2019 International Filing Date: 30.07.2018
IPC:
H01L 27/11514 (2017.01) ,H01L 27/11582 (2017.01) ,H01L 23/31 (2006.01) ,H01L 23/00 (2006.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
28
Encapsulation, e.g. encapsulating layers, coatings
31
characterised by the arrangement
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way Boise, Idaho 83716-9632, US
Inventors:
CARLSON, Chris M.; US
RUSSO, Ugo; US
Agent:
PERDOK, Monique M.; US
ARORA, Suneel; US
BEEKMAN, Marvin L.; US
BLACK, David W.; US
SCHEER, Bradley W.; US
Priority Data:
15/675,26511.08.2017US
Title (EN) VOID FORMATION IN CHARGE TRAP STRUCTURES
(FR) FORMATION DE VIDES DANS DES STRUCTURES DE PIÈGE À CHARGES
Abstract:
(EN) Electronic apparatus and methods of forming the electronic apparatus may include one or more charge trap structures for use in a variety of electronic systems and devices, where each charge trap structure includes a dielectric barrier between a gate and a blocking dielectric on a charge trap region of the charge trap structure. In various embodiments, a void is located between the charge trap region and a region on which the charge trap structure is disposed. In various embodiments, a tunnel region separating a charge trap region from a semiconductor pillar of a charge trap structure, can be arranged such that the tunnel region and the semiconductor pillar are boundaries of a void. Additional apparatus, systems, and methods are disclosed.
(FR) La présente invention porte sur un appareil électronique et sur des procédés de formation de l'appareil électronique, pouvant comprendre une ou plusieurs structures de piège à charges servant à divers systèmes et de dispositifs électroniques, chaque structure de piège à charges comprenant une barrière diélectrique entre une grille et un diélectrique de blocage sur une zone de piège à charges de la structure de piège à charges. Selon des modes de réalisation, un vide est situé entre la zone de piège à charges et une zone sur laquelle est disposée la structure de piège à charges. Dans divers modes de réalisation, une zone tunnel séparant une zone de piège à charges d'un pilier à semi-conducteurs d'une structure de piège à charges peut être agencée de telle sorte que la zone tunnel et le pilier à semi-conducteurs sont des limites d'un vide. La présente invention porte en outre sur un appareil, des systèmes et des procédés supplémentaires.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)