Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019030082) OSCILLATION REDUCTION UNIT FOR A BUS SYSTEM, AND METHOD FOR REDUCING AN OSCILLATION INCLINATION WHEN TRANSITIONING BETWEEN DIFFERENT BIT STATES
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/030082 International Application No.: PCT/EP2018/070911
Publication Date: 14.02.2019 International Filing Date: 01.08.2018
IPC:
H04L 12/40 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
28
characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
40
Bus networks
Applicants:
ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE
Inventors:
PANNWITZ, Axel; DE
WALKER, Steffen; DE
BRANDO, Cyrille; DE
Priority Data:
10 2017 213 835.108.08.2017DE
Title (DE) SCHWINGUNGSREDUKTIONSEINHEIT FÜR EIN BUSSYSTEM UND VERFAHREN ZUR REDUZIERUNG EINER SCHWINGNEIGUNG BEIM ÜBERGANG ZWISCHEN UNTERSCHIEDLICHEN BITZUSTÄNDEN
(EN) OSCILLATION REDUCTION UNIT FOR A BUS SYSTEM, AND METHOD FOR REDUCING AN OSCILLATION INCLINATION WHEN TRANSITIONING BETWEEN DIFFERENT BIT STATES
(FR) UNITÉ DE RÉDUCTION D’OSCILLATION POUR SYSTÈME DE BUS ET PROCÉDÉ DE RÉDUCTION DE LA TENDANCE À OSCILLER LORS DE LA TRANSITION ENTRE DIFFÉRENTES ÉTATS BINAIRES
Abstract:
(DE) Es ist eine Schwingungsreduktionseinheit (15; 150; 1500) für ein Bussystem (1) und ein Verfahren zur Reduzierung einer Schwingneigung beim Übergang zwischen unterschiedlichen Bitzuständen bereitgestellt. Die Schwingungsreduktionseinheit (15; 150; 1500) hat zwei Transistoren (151, 152), die antiseriell zwischen einer ersten Busader (41) eines Busses (40) des Bussystems (1) und einer zweiter Busader (41) des Busses (40) angeordnet sind, bei welchem Bussystem (1) zumindest zeitweise ein exklusiver, kollisionsfreier Zugriff einer Teilnehmerstation (10, 20, 30) auf den Bus (40) des Bussystems (1) gewährleistet ist, und einen Zeitsteuerblock (142) zum Schalten der zwei Transistoren (151, 152), wobei der Zeitsteuerblock (142) ausgestaltet ist, die zwei Transistoren (151, 152) einzuschalten, während ein Signal (CAN_H, CAN_L) auf der ersten und/oder zweiten Busader (41, 42) und/oder ein Sendesignal (TxD), aus dem die Signale auf der ersten und/oder zweiten Busader (41, 42) erzeugt werden, von einem dominanten Zustand (402) zu einem rezessiven Zustand (401) wechselt, und wobei der Zeitsteuerblock (142) ausgestaltet ist, die zwei Transistoren (151, 152) auszuschalten, wenn das Signal (CAN_H, CAN_L) auf der ersten und/oder zweiten Busader (41, 42) und/oder das Sendesignal (TxD), in den rezessiven Zustand (401) geschaltet sind/ist.
(EN) The invention relates to an oscillation reduction unit (15; 150; 1500) for a bus system (1) and to a method for reducing an oscillation inclination when transitioning between different bit states. The oscillation reduction unit (15; 150; 1500) has two transistors (151, 152) which are arranged anti-serially between a first bus wire (41) of a bus (40) of the bus system (1) and a second bus wire (41) of the bus (40), wherein an exclusive collision-free access of a participant station (10, 20, 30) to the bus (40) of the bus system (1) is at least temporarily ensured in the bus system (1), and a time control block (142) for switching the two transistors (151, 152). The time control block (142) is designed to switch on the two transistors (151, 152) while a signal (CAN_H, CAN_L) on the first and/or second bus wire (41, 42) and/or a transmission signal (TxD), from which the signals on the first and/or second bus wire (41, 42) are generated, changes from a dominant state (402) to a recessive state (41), and the time control block (142) is also designed to switch off the two transistors (151, 152) if the signal (CAN_H, CAN_L) on the first and/or second bus wire (41, 42) and/or the transmission signal (TxD) is/are switched to the recessive state (401).
(FR) L’invention concerne une unité de réduction d’oscillation (15 ; 150 ; 1500) destinée à un système de bus (1) et un procédé de réduction de la tendance à osciller lors de la transition entre différents états binaires. L’unité de réduction d’oscillation (15 ; 150 ; 1500) comporte deux transistors (151, 152), qui sont disposés selon un montage anti-série entre un premier fil (41) d’un bus (40) du système de bus (1) et un deuxième fil (41) du bus (40), système de bus (1) dans lequel un accès exclusif sans collision d’un poste utilisateur (10, 20, 30) au bus (40) du système de bus (1) est garanti au moins temporairement, et un bloc de synchronisation (142) destiné à la commutation des deux transistors (151, 152). Le bloc de synchronisation (142) est conçu pour activer les deux transistors (151, 152) pendant qu’un signal (CAN_H, CAN_L) sur le premier et/ou le deuxième fil de bus (41, 42) et/ou un signal d’émission (TxD), à partir duquel les signaux sont générés sur le premier et/ou le deuxième fil de bus (41, 42), passent d’un état dominant (402) à un état récessif (401), et le bloc de synchronisation (142) est conçu pour désactiver les deux transistors (151, 152) lorsque le signal (CAN_H, CAN_L) sur le premier et/ou le deuxième fil de bus (41, 42) et/ou le signal d’émission (TxD) sont commutés dans l’état récessif (401).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)