Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019029105) MIXED-MODEL SIGNAL INTEGRITY SIMULATION METHOD
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035  

权利要求书

1   2   3   4  

附图

1  

说明书

发明名称 : 一种混合模型信号完整性仿真方法

[0001]
本申请要求于2017年08月10日提交中国专利局、申请号为201710681407.9、发明名称为“一种混合模型信号完整性仿真方法”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

[0002]
本申请涉及芯片仿真测试技术领域,尤其涉及一种混合模型信号完整性仿真方法。

背景技术

[0003]
数字系统设计过程中,需要采用仿真测试的方法评估不同厂商芯片组成的链路。为实现仿真测试,各个芯片供应商均会提供自己的芯片模型,信号完整性工程师利用芯片模型搭建测试链路,以实现链路评估。目前,厂商提供的芯片模型有多种,比如Spice模型和IBIS AMI模型,但是因为Spice模型和IBIS AMI模型设计原理的不同,模拟前端芯片的Spice模型不能与模拟中继芯片和后端芯片的IBIS AMI模型实现通道仿真。
[0004]
为了解决Spice模型不能作为发射端芯片模型与作为中继芯片的IBIS AMI模型实现通道仿真的问题,现有技术中采用通用模型近似替代Spice模型,通过一些参数设置使通用模型和Spice模型特性相近,以完成信号仿真。
[0005]
但是,采用通用模型近似仿真不能保证仿真的准确度,特别是在链路信号质量裕量较小的情况下,仿真测试并不能代表实际链路特性。此外,因为有些厂家提供的Spice模型比较特殊,很难用通用的模型区近似,也就导致无法进 行有源仿真,只能依靠经验进行风险评估。
[0006]
发明内容
[0007]
本申请提供了混合模型信号完整性仿真方法,以解决前置采用通用模型代替Spice模型作为前端芯片模型和IBIS AMI模型组成链路实现链路信号完整性仿真,仿真结果与实际芯片组成链路的信号完整性差别很大的问题。
[0008]
本申请实施例提供的一种混合模型信号完整性仿真方法,包括以下步骤:
[0009]
建立瞬态仿真链路;所述瞬态仿真链路包括前端芯片模型,位于前端芯片模型输出端的前置链路模型,设置在前置链路模型末端的端接阻抗模型;所述前端芯片模型为Spice模型;
[0010]
在前端芯片模型的预留端口加入理想阶跃信号,在前置链路模型的末端提取达到稳态的阶跃响应数据;
[0011]
将阶跃响应数据导入到通道仿真链路的输入端;所述通道仿真链路包括中继芯片模型和后端芯片模型,以及连接中继芯片模型和后端芯片模型的后置链路模型;所述中继芯片模型和所述后端芯片模型均为IBIS AMI模型;
[0012]
输入随机码信号至通道仿真链路的输入端,读取后端芯片输出端信号并形成眼图。
[0013]
可选的,所述前置链路模型和/或所述后置链路模型为S参数的模型。
[0014]
可选的,所述前置链路模型和/或所述后置链路模型为长度为5英寸(inch)长的走线模型。
[0015]
可选的,所述方法,还包括读取所述后置链路模型的输出端信号并生成眼图。
[0016]
通过建立瞬态仿真链路,获取模拟前端芯片的Spice模型和前置链路模型 特性的阶跃响应数据后,将阶跃响应数据导入到通道仿真链路中,就可使得通道仿真链路中的信号具有前端芯片和前置链路模型的特性,如此,可以将代表前端芯片特性的Spice模型和代表中继芯片和后端芯片特性的IBIS模型连接起来,使得仿真测试结果包含前端芯片、前置链路、中继芯片、后置链路和后端芯片的特性,实现对预设芯片的通道仿真。

附图说明

[0017]
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0018]
图1是本申请实施例提供的一种混合模型信号完整性仿真方法的流程图。

具体实施方式

[0019]
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
[0020]
本申请实施例提供了一种混合模型信号完整性仿真方法,用于采用Spcie模型仿真前端芯片,利用IBIS AMI模型仿真中继芯片和后端芯片,以测试对应芯片组成的链路信号质量。
[0021]
图1是本申请实施例提供的一种混合模型信号完整性仿真方法的流程图。
[0022]
本实施例提供的方法包括以下步骤:
[0023]
S101:建立瞬态仿真链路和通道仿真链路。
[0024]
因为模拟前端芯片的Spice模型不能与模拟中继芯片和后端芯片的IBIS AMI模型直接构成通道仿真链路进行信号完整性仿真,所以本实施例为前端芯片的Spcie模型建立瞬态仿真链路,并利用瞬态仿真链路获取代表Spice模型特性(也就是前端芯片特性)的阶跃响应数据。
[0025]
其中,瞬态仿真链路包括代表前端芯片的Spice模型、位于Spice模型输出端的前置链路模型和设置在前置链路模型输出端的端接阻抗模型。前置链路模型用于仿真印刷电路板上连接不同芯片的印刷电路;端接阻抗模型用于仿真输出端的端接阻抗,避免因为阻抗不连续而造成信号反射,影响瞬态仿真获得的阶跃响应数据的准确性或者代表性。
[0026]
通道仿真链路包括代表中继芯片的中继芯片IBIS AMI模型、代表后端芯片的后端芯片IBIS AMI模型和连接二者的后置链路模型。后置链路模型也是用于仿真印刷电路板上连接不同芯片的印刷电路。
[0027]
S102:在前端芯片模型的预留端口加入理想阶跃信号,在前置链路模型的末端提取达到稳态的阶跃响应数据。
[0028]
前述建立瞬态仿真链路后,就可以通过瞬态仿真链路获得代表前端链路和前置链路模型特性的阶跃响应数据。具体的,在前端芯片模型的预留端口处加入理想阶跃响应信号,理想阶跃响应信号的信号幅值由芯片的特性确定;同时,理想阶跃响应信号的输入时间应当保证前置链路模型末端输出的阶跃响应数据达到稳态。应当注意,在提取阶跃响应数据时,采样频率应当保证采集数据具有良好的平滑特性,以使阶跃响应数据能够代表前端芯片模型和前置链路模型的实际特性。
[0029]
S103:将阶跃响应数据导入到通道仿真链路的输入端;随后,输入随机码 信号至通道仿真链路的输入端,读取后端芯片输出端信号并形成眼图。
[0030]
获得代表前端芯片Spice模型的阶跃响应数据并导入到通道仿真链路后,通道仿真链路中的处理而产生相应的响应状态,具有前述响应状态的通道仿真链路处理的随机码信号而得到的输出信号,也就受到前端Spice模型的影响。将通道仿真链路中后端芯片输出的信号形成眼图后,就可以通过眼图评价信号在前端芯片、前置链路、中继芯片、后置链路和后置芯片中的传递状态,以及最后输出的信号质量。
[0031]
应当注意,在其他实施例中,通道仿真链路的建立也可以在获取阶跃响应数据后完成。
[0032]
实际测试中,为了判断由实际芯片组成的链路针对需要处理的特定类型的标准信号的响应情况,随机码信号的仿真频率、码源类型和均衡等均需要根据前期设置需求设定。在本实施例一具体应用中,由各个芯片组成的链路处理PCIE Gen3标准的信号,所以随机码的频率设置为8GHz。
[0033]
本实施例瞬态仿真链路和通道仿真链路的建立均采用相应的仿真测试软件。本实施例中,前述仿真采用了ADS软件;其中:建立瞬态仿真链路采用了ADS软件中的Spice Wizard功能模块,建立通道仿真链路采用了ADS软件的通道仿真模块。
[0034]
实际应用中,信号链路可能包括过孔、连接器、线缆在内的多种组件,可以借助软件提取这些组件的整体S参数。为了便于验证,本实施例选取5inch走线模型作为前置和后置链路模型。
[0035]
以上对本申请实施例中的混合模型信号完整性仿真方法进行了详细介绍。本部分采用具体实施例对本申请的原理及实施方式进行了阐述,以上实施例的 说明只是用于帮助理解本申请的核心思想,在不脱离本申请原理的情况下,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

权利要求书

[权利要求 1]
一种混合模型信号完整性仿真方法,其特征在于: 建立瞬态仿真链路;所述瞬态仿真链路包括前端芯片模型,位于所述前端芯片模型输出端的前置链路模型,设置在所述前置链路模型末端的端接阻抗模型;所述前端芯片模型为Spice模型; 在所述前端芯片模型的预留端口加入理想阶跃信号,在所述前置链路模型的末端提取达到稳态的阶跃响应数据; 将所述阶跃响应数据导入通道仿真链路的输入端;所述通道仿真链路包括中继芯片模型和后端芯片模型,以及连接所述中继芯片模型和所述后端芯片模型的后置链路模型;所述中继芯片模型和所述后端芯片模型均为IBIS AMI模型; 输入随机码信号至所述通道仿真链路的输入端,读取所述后端芯片模型输出端信号并形成眼图。
[权利要求 2]
根据权利要求1所述的方法,其特征在于: 所述前置链路模型和/或所述后置链路模型为S参数的模型。
[权利要求 3]
根据权利要求2所述的方法,其特征在于: 所述前置链路模型和/或所述后置链路模型为长度为5inch长的走线模型。
[权利要求 4]
根据权利要求1-3任一项所述的方法,其特征在于,所述方法,还包括: 读取所述后置链路模型的输出端信号并生成眼图。

附图

[ 图 1]