Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019029105) MIXED-MODEL SIGNAL INTEGRITY SIMULATION METHOD
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/029105 International Application No.: PCT/CN2017/119201
Publication Date: 14.02.2019 International Filing Date: 28.12.2017
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
郑州云海信息技术有限公司 ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY CO., LTD. [CN/CN]; 中国河南省郑州市 郑东新区心怡路278号基运投资大厦16层 16th Floor Jiyuntouzi Building No.278 Xinyi Road, Zheng Dong New District Zhengzhou, Henan 450018, CN
Inventors:
荣世立 RONG, Shili; CN
Agent:
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004, CN
Priority Data:
201710681407.910.08.2017CN
Title (EN) MIXED-MODEL SIGNAL INTEGRITY SIMULATION METHOD
(FR) PROCÉDÉ DE SIMULATION D'INTÉGRITÉ DE SIGNAL À MODÈLE MIXTE
(ZH) 一种混合模型信号完整性仿真方法
Abstract:
(EN) The present application discloses a mixed-model signal integrity simulation method, comprising: establishing a transient simulation link having a front-end chip model, a pre-link model and an end-connection impedance model, wherein the front-end chip model is a Spice model; adding an ideal step signal to a reserved port of a front-end chip, extracting step response data having reached a steady state; importing the step response data to an input end of a channel simulation link, wherein the channel simulation link comprises an intermediate chip model, a back-link model and a back-end chip model, and the intermediate chip model and the back-end chip model are IBIS AMI models; and inputting a random code signal to the input end of the channel simulation link, reading a signal from an output end of the back-end chip to form an eye diagram. The method connects a Spice model representing characteristics of a front-end chip and an IBIS AMI model representing characteristics of an intermediate chip and a back-end chip, such that a simulation test result comprises characteristics of a front-end chip, a pre-link, an intermediate chip, a back-link and a back-end chip, thereby realizing channel simulation of a preset chip.
(FR) La présente invention concerne un procédé de simulation d'intégrité de signal à modèle mixte, comprenant les étapes suivantes : établir une liaison de simulation transitoire ayant un modèle de puce frontale, un modèle de préliaison et un modèle d'impédance de connexion d'extrémité, le modèle de puce frontale étant un modèle SPICE ; ajouter un signal échelonné idéal à un port réservé d'une puce frontale, extraire des données de réponse à l'échelon ayant atteint un état stationnaire ; importer les données de réponse à l'échelon sur une extrémité d'entrée d'une liaison de simulation de canal, la liaison de simulation de canal comprenant un modèle de puce intermédiaire, un modèle de liaison dorsale et un modèle de puce dorsale, et le modèle de puce intermédiaire et le modèle de puce dorsale sont des modèles IBIS-AMI ; et fournir en entrée un signal de code aléatoire à l'extrémité d'entrée de la liaison de simulation de canal, lire un signal à partir d'une extrémité de sortie de la puce dorsale pour former une figure en œil. Le procédé connecte un modèle SPICE représentant des caractéristiques d'une puce frontale et un modèle IBIS-AMI représentant des caractéristiques d'une puce intermédiaire et d'une puce dorsale, de sorte qu'un résultat de test de simulation comprenne des caractéristiques d'une puce frontale, d'une préliaison, d'une puce intermédiaire, d'une liaison dorsale et d'une puce dorsale, ce qui réalise une simulation de canal d'une puce prédéfinie.
(ZH) 本申请公开了一种混合模型信号完整性仿真方法,包括:建立具有前端芯片模型、前置链路模型和端接阻抗模型的瞬态仿真链路;前端芯片模型为Spice模型;在前端芯片的预留端口加入理想阶跃信号,提取达到稳态的阶跃响应数据;将阶跃响应数据导入到通道仿真链路的输入端;通道仿真链路包括中继芯片模型、后置链路模型和后端芯片模型;中继芯片模型和后端芯片模型为IBIS AMI模型;输入随机码信号至通道仿真链路的输入端,读取后端芯片输出端信号并形成眼图。如此,可以将代表前端芯片特性的Spice模型和代表中继芯片和后端芯片特性的IBIS AMI模型连接起来,使得仿真测试结果包含前端芯片、前置链路、中继芯片、后置链路和后端芯片的特性,实现预设芯片的通道仿真。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)