Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019027815) MEMORY ADDRESSING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/027815 International Application No.: PCT/US2018/044000
Publication Date: 07.02.2019 International Filing Date: 27.07.2018
IPC:
G06F 12/1009 (2016.01) ,G06F 12/02 (2006.01)
[IPC code unknown for G06F 12/1009]
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; MAIL STOP 525 8000 SOUTH FEDERAL WAY P.O. BOX 6 BOISE, Idaho 83707-0006, US
Inventors:
HASWELL, Jonathan M.; US
Agent:
GALLUS, Nathan J.; US
Priority Data:
15/664,25231.07.2017US
Title (EN) MEMORY ADDRESSING
(FR) ADRESSAGE DE MÉMOIRE
Abstract:
(EN) An example apparatus for memory addressing can include an array of memory cells. The apparatus can include a memory cache configured to store at least a portion of an address mapping table. The address mapping table can include a number of regions corresponding to respective amounts of logical address space of the array. The address mapping table can map translation units (TUs) to physical locations in the array. Each one of the number of regions can include a first table. The first table can include entries corresponding to respective TU logical address of the respective amounts of logical address space, respective pointers, and respective offsets. Each one of the number of regions can include a second table. The second table can include entries corresponding to respective physical address ranges of the array. The entries of the second table can include respective physical address fields and corresponding respective count fields.
(FR) L’invention concerne un appareil d'adressage de mémoire, donné à titre d'exemple, qui peut comprendre un réseau de cellules de mémoire. L'appareil peut comprendre une mémoire cache configurée pour stocker au moins une partie d'une table de mappage d'adresses. La table de mappage d'adresses peut comprendre un certain nombre de régions correspondant à des quantités respectives d'espace d'adresse logique du réseau. La table de mappage d'adresses peut mapper des unités de traduction (TU) à des emplacements physiques dans le réseau. Chacune des régions peut comprendre une première table. La première table peut comprendre des entrées correspondant à l'adresse logique TU respective des quantités respectives d'espace d'adresse logique, des pointeurs respectifs et des décalages respectifs. Chacune des régions peut comprendre une seconde table. La seconde table peut comprendre des entrées correspondant à des plages d'adresses physiques respectives du réseau. Les entrées de la seconde table peuvent comprendre des champs d'adresse physique respectifs et des champs de comptage respectifs correspondants.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)