Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019027554) SHAREABLE FPGA COMPUTE ENGINE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/027554 International Application No.: PCT/US2018/035377
Publication Date: 07.02.2019 International Filing Date: 31.05.2018
IPC:
G06F 9/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
50
Allocation of resources, e.g. of the central processing unit (CPU)
Applicants:
ADVANCED MICRO DEVICES, INC. [US/US]; 2485 Augustine Drive Santa Clara, California 95054, US
Inventors:
KEGEL, Andrew G.; US
ROBERTS, David A.; US
Agent:
RANKIN, Rory D.; US
Priority Data:
15/974,01408.05.2018US
62/540,21702.08.2017US
Title (EN) SHAREABLE FPGA COMPUTE ENGINE
(FR) MOTEUR DE CALCUL FPGA PARTAGEABLE
Abstract:
(EN) Systems, apparatuses, and methods for sharing an field programmable gate array compute engine are disclosed. A system includes one or more processors and one or more FPGAs. The system receives a request, generated by a first user process, to allocate a portion of processing resources on a first FPGA. The system maps the portion of processing resources of the first FPGA into an address space of the first user process. The system prevents other user processes from accessing the portion of processing resources of the first FPGA. Later, the system detects a release of the portion of the processing resources on the first FPGA by the first user process. Then, the system receives a second request to allocate the first FPGA from a second user process. In response to the second request, the system maps the first FPGA into an address space of the second user process.
(FR) L'invention concerne des systèmes, des appareils et des procédés de partage d'un moteur de calcul de prédiffusé programmable par l'utilisateur. Un système comprend un ou plusieurs processeurs et un ou plusieurs FPGA. Le système reçoit une demande, générée par un premier processus d'utilisateur, pour attribuer une partie de ressources de traitement sur un premier FPGA. Le système mappe la partie des ressources de traitement du premier FPGA dans un espace d'adresse du premier processus d'utilisateur. Le système empêche d'autres processus d'utilisateur d'accéder à la partie de ressources de traitement du premier FPGA. Ultérieurement, le système détecte une libération de la partie des ressources de traitement sur le premier FPGA par le premier processus d'utilisateur. Ensuite, le système reçoit une seconde demande d'attribution du premier FPGA à partir d'un second processus d'utilisateur. En réponse à la seconde demande, le système mappe le premier FPGA dans un espace d'adresse du second processus d'utilisateur.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)