Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019026953) METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/026953 International Application No.: PCT/JP2018/028841
Publication Date: 07.02.2019 International Filing Date: 01.08.2018
IPC:
H01S 5/02 (2006.01) ,H01S 5/028 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
02
Structural details or components not essential to laser action
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
02
Structural details or components not essential to laser action
028
Coatings
Applicants:
パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 大阪府大阪市中央区城見2丁目1番61号 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207, JP
Inventors:
佐藤 仁 SATO, Hitoshi; --
山田 和弥 YAMADA, Kazuya; --
永井 洋希 NAGAI, Hiroki; --
Agent:
新居 広守 NII, Hiromori; JP
寺谷 英作 TERATANI, Eisaku; JP
道坂 伸一 MICHISAKA, Shinichi; JP
Priority Data:
2017-15162604.08.2017JP
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF ÉLECTROLUMINESCENT À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTROLUMINESCENT À SEMI-CONDUCTEURS
(JA) 半導体発光素子の製造方法及び半導体発光素子
Abstract:
(EN) A method for manufacturing a semiconductor light emitting device includes: a first step for forming a semiconductor layer (100) including a light emitting layer (40) on a first surface (P1) of a substrate (20); a second step for forming, in the semiconductor layer (100), a first groove (T1) extending in a first direction in the in-plane direction of the substrate and a second groove (T2) arranged inside the first groove (T1) to be parallel to the first groove (T1); a third step for forming a third groove (T3) parallel to the first groove (T1) in a second surface (P2) located on the opposite side of the substrate (20) with respect to the first surface (P1); and a fourth step for forming a semiconductor light emitting device by splitting the substrate (20), wherein, in the fourth step, the termination end of at least one split side surface of the semiconductor light emitting device is within the second groove (T2), the first groove (T1) has a first width (W1), the second groove (T2) has a second width (W2), and the second width (W2) is narrower than the first width (W1).
(FR) La présente invention concerne un procédé de fabrication d'un dispositif électroluminescent à semi-conducteurs comprenant : une première étape consistant à former une couche semi-conductrice (100) comprenant une couche électroluminescente (40) sur une première surface (P1) d'un substrat (20) ; une deuxième étape consistant à former, dans la couche semi-conductrice (100), une première rainure (T1) s'étendant dans une première direction dans la direction dans le plan du substrat et une deuxième rainure (T2) disposée à l'intérieur de la première rainure (T1) pour être parallèle à la première rainure (T1) ; une troisième étape consistant à former une troisième rainure (T3) parallèle à la première rainure (T1) dans une deuxième surface (P2) située sur le côté opposé du substrat (20) par rapport à la première surface (P1) ; et une quatrième étape consistant à former un dispositif électroluminescent à semi-conducteurs par division du substrat (20), dans la quatrième étape, l'extrémité de terminaison d'au moins une surface latérale fendue du dispositif électroluminescent à semi-conducteurs se trouvant à l'intérieur de la seconde rainure (T2), la première rainure (T1) ayant une première largeur (W1), la seconde rainure (T2) ayant une seconde largeur (W2), et la seconde largeur (W2) étant plus étroite que la première largeur (W1).
(JA) 半導体発光素子の製造方法は、基板(20)の第1の面(P1)に、発光層(40)を含む半導体層(100)を形成する第1工程と、半導体層(100)に、基板面内方向の第1の方向に延びる第1の溝(T1)と、第1の溝(T1)の内部に第1の溝(T1)と平行に配置される第2の溝(T2)とを形成する第2工程と、第1の面(P1)に対して基板(20)の反対側に位置する第2の面(P2)に、第1の溝(T1)と平行に第3の溝(T3)を形成する第3工程と、基板(20)を分割することによって半導体発光素子を形成する第4工程とを含み、第4工程において、半導体発光素子の少なくとも一つの分割側面の終端は、第2の溝(T2)内にあり、第1の溝(T1)は、第1の幅(W1)を有し、第2の溝(T2)は、第2の幅(W2)を有し、第2の幅(W2)は、第1の幅(W1)より狭い。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)