Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019026851) SEMICONDUCTOR DEVICE
Document

明 細 書

発明の名称 半導体装置

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007  

課題を解決するための手段

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024  

発明の効果

0025   0026  

図面の簡単な説明

0027  

発明を実施するための形態

0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129  

符号の説明

0130  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

明 細 書

発明の名称 : 半導体装置

技術分野

[0001]
 本発明は、半導体装置に関し、特に、ヘテロ接合バイポーラトランジスタの直上にバンプが形成された構造を有する半導体装置に関する。

背景技術

[0002]
 携帯端末機等のパワーアンプモジュールを構成するトランジスタとして、ヘテロ接合バイポーラトランジスタ(HBT:Hetero junction Bipolar Transistor)が使用されている。
[0003]
 HBTとして、エミッタ層の直上にバンプを配置することによって、熱抵抗を小さくする構造を採用するものが提案されている。しかし、この構造では、HBTに通電した時に、エミッタ層などのHBTを構成する半導体層の熱膨張率とバンプの熱膨張率との差に起因する熱応力が生じる。この熱応力のため、HBTの電流増幅率が、短時間で低下してしまうという問題が発生する。
[0004]
 この問題を解決するため、特許文献1には、平面視でエミッタ層からずれた位置にバンプを配置した構造のHBTが提案されている。このHBTは、エミッタに電気的に接続されたエミッタ配線と、エミッタ配線を露出する開口を有するパッシベーション膜と、この開口を埋めるようにパッシベーション膜上に形成され、エミッタ配線を介してエミッタ層に接続されたたバンプを有する。この構造を採用することにより、特許文献1に開示されたHBTによれば、熱抵抗を抑制しつつ熱応力を緩和することができる。

先行技術文献

特許文献

[0005]
特許文献1 : 国際公開第2015/104967号

発明の概要

発明が解決しようとする課題

[0006]
 特許文献1に開示されたHBTでは、平面視でエミッタ層からずれた位置にバンプが形成される。このため、素子サイズ(占有面積)が大きく、製造コストが高くなる。
 また、放熱装置としても機能するバンプとトランジスタが離れて形成されるため、熱抵抗が大きく、放熱性能が低く、発熱により、HBTの性能が十分に発揮できなくなるおそれがある。
[0007]
 本発明は、上記実状に鑑みてなされたものであり、放熱性に優れ、且つ、素子サイズの小さい、ヘテロ接合バイポーラトランジスタを備える半導体装置を提供することを目的とする。

課題を解決するための手段

[0008]
 上記目的を達成するために、本発明の第1の観点に係る半導体装置は、
 エミッタ層とコレクタ層とを備えるHBTと、
 HBTの上に形成されたバンプと、
 HBTのエミッタ層又はコレクタ層とバンプとの間に配置され、Wを含む高融点金属、Wを含む高融点金属の合金又はWを含む高融点金属の化合物から形成され、100nm以上の厚さを有する応力緩和層と、
 を備える。
[0009]
 本発明の第2の観点に係る半導体装置は、
 エミッタ層とコレクタ層とを備えるHBTと、
 HBTの上に形成されたバンプと、
 HBTのエミッタ層又はコレクタ層とバンプとの間に配置され、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属、これらの高融点金属の合金、又はこれらの高融点金属の化合物から形成され、300nm以上の厚さを有する応力緩和層と、
 を備える。
[0010]
 例えば、HBTは、ベース層と、エミッタ層に接続されたエミッタ電極を更に備え、半導体装置は、エミッタ電極に電気的に接続され、HBTを覆う位置に形成されたエミッタ配線と、エミッタ配線上に形成され、エミッタ層の直上の領域を露出する開口を備える絶縁層と、を更に備えてもよい。この場合に、応力緩和層は、例えば、絶縁層上に形成され、開口を介してエミッタ配線に接続された層を含み、バンプは、応力緩和層の上に形成され、熱膨脹率が応力緩和層よりも大きい金属層と、金属層上に形成されたハンダ層と、を備えてもよい。
[0011]
 例えば、HBTは、ベース層と、エミッタ層に接続されたエミッタ電極とを備えてもよい。この場合に、応力緩和層は、例えば、エミッタ電極の少なくとも一部を含んでもよい。
[0012]
 例えば、HBTは、ベース層と、エミッタ層に接続されたエミッタ電極と、エミッタ電極の上に形成され、エミッタ電極と外部の回路とを接続するエミッタ配線とを備えてもよい。この場合に、応力緩和層は、エミッタ配線の少なくとも一部を含んでもよい。
[0013]
 エミッタ配線は、例えば、エミッタ電極と外部の回路とを接続する第1エミッタ配線と、第1エミッタ配線に接続された第2エミッタ配線と、を更に備えてもよい。この場合に、応力緩和層は、平面視でエミッタ層の上の位置で、第1エミッタ配線と第2エミッタ配線との間の位置に形成されてもよい。
[0014]
 例えば、エミッタ配線とエミッタ電極とは一体に形成され、エミッタ配線がエミッタ電極を兼ねてもよい。
[0015]
 例えば、バンプと応力緩和層とエミッタ層とは、平面視で重なる位置に形成されてもよい。この場合、エミッタ層のバンプ及び応力緩和層と重なる部分の面積は、エミッタ層の面積の51%以上であることが望ましい。
[0016]
 例えば、HBTは、ベース層と、コレクタ層に接続されたコレクタ電極を備え、半導体装置は、コレクタ電極に電気的に接続され、HBTを覆う位置に形成されたコレクタ配線と、コレクタ配線上に形成され、コレクタ層の直上の領域を露出する開口を備える絶縁層と、を更に備えてもよい。この場合に、応力緩和層は、例えば、絶縁層上に形成され、開口を介してコレクタ配線に接続された層を含んでもよく、また、バンプは、例えば、応力緩和層の上に形成され、熱膨脹率が応力緩和層よりも大きい金属層と、金属層上に形成されたハンダ層と、を備えてもよい。
[0017]
 例えば、HBTは、ベース層、コレクタ層に接続されたコレクタ電極を更に備えてもよい。この場合、応力緩和層は、例えば、コレクタ電極の少なくとも一部を含んでもよい。
[0018]
 例えば、HBTは、ベース層と、コレクタ層に接続されたコレクタ電極と、コレクタ電極の上に形成され、コレクタ電極と外部の回路とを接続するコレクタ配線を備えてもよい。この場合に、応力緩和層は、例えば、コレクタ配線の少なくとも一部を含んでもよい。
[0019]
 例えば、コレクタ配線は、コレクタ電極と外部の回路とを接続する第1コレクタ配線と、第1コレクタ配線に接続された第2コレクタ配線と、を備える。この場合、応力緩和層は、平面視でコレクタ層の上の位置で、第1コレクタ配線と第2コレクタ配線の間の位置に形成されてもよい。
[0020]
 例えば、コレクタ配線とコレクタ電極を一体に形成し、コレクタ配線がコレクタ電極を兼ねるように構成してもよい。
[0021]
 例えば、バンプと応力緩和層とコレクタ層とは、平面視で重なる位置に形成されてもよい。この場合、例えば、コレクタ層のバンプ及び応力緩和層と重なる部分の面積は、コレクタ層の全面積の51%以上であることが望ましい。
[0022]
 例えば、バンプの下部に接して形成されたアンダーバンプメタル層を配置してもよい。この場合に、応力緩和層を、アンダーバンプメタル層から構成してもよい。
[0023]
 応力緩和層は、例えば、複数の層が積層されて構成されてもよい。この場合、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される層の厚さの合計が100nm又は300nm以上であることが望ましい。
[0024]
 応力緩和層は、例えば、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される第1の層と、第1の層よりも導電率の高い第2の層との積層体から構成されてもよい。これらの場合に、第1の層はHBTの上に形成され、第2の層は、第1の層よりも広い領域に延在して形成されてもよい。

発明の効果

[0025]
 上記構成によれば、バンプがHBTの上に形成されている。このため、高い放熱性が得られる。また、素子面積を抑えることができる。
[0026]
 また、バンプからHBTに加わる熱応力が応力緩和層の作用により緩和される。この結果、高温環境での通電により、HBTの電流増幅率が、短時間で低下してしまう事態を防止することができ、HBTを備えた半導体装置の信頼性を向上させることができる。

図面の簡単な説明

[0027]
[図1] 本発明の実施の形態1に係る半導体装置の平面図である。
[図2] 図1に示す半導体装置のII-II線断面図である。
[図3] 図1に示す半導体装置のIII-III線断面図である。
[図4] 図1~図3に示す構成を有する半導体装置の、UBM層の材質と厚さとエミッタ層に加わる熱応力の低減率との関係を示す図である。
[図5] 本発明の実施の形態2に係る半導体装置の、エミッタ電極の材質と厚さとエミッタ層に加わる熱応力の低減率との関係を示す図である。
[図6] (a)と(b)は、それぞれ、本発明の実施の形態3に係る半導体装置の配線の構造を例示する図である。
[図7] 本発明の実施の形態3に係る半導体装置の断面図である。
[図8] 実施の形態3に係る半導体装置の配線の位置と構造を説明するための図である。
[図9] 本発明の実施の形態3に係る半導体装置のエミッタ配線の材質と厚さとエミッタ層に加わる熱応力の低減率との関係を示す図である。
[図10] 本発明の実施の形態4に係る半導体装置の断面図である。
[図11] 本発明の実施の形態に係る半導体装置のUBM層、バンプ、エミッタ層の平面的位置関係を示す図である。
[図12] 本発明の実施の形態に係る半導体装置のUBM層、バンプ、エミッタ層の平面的位置関係の変形例を示す図である。
[図13] 本発明の実施の形態に係る半導体装置のUBM層とバンプの位置と形状が異なる例を示す図である。
[図14] 本発明の変形例に係る半導体装置の素子構造を示す概略的な断面図である。

発明を実施するための形態

[0028]
 以下、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタ(HBT:Hetero junction Bipolar Transistor)を備える半導体素子を、図面を参照して説明する。
[0029]
(実施の形態1)
 図1に平面視で、図2に図1のII-II線断面図で、図3に図1のIII-III線断面図で示すように、本実施の形態に係る半導体装置100は、GaAs基板1と、GaAs基板1上に形成されたサブコレクタ層2と、サブコレクタ層2上に形成されたコレクタ層3と、コレクタ層3上に形成されたべース層4と、ベース層4上に形成されたエミッタ層5と、エミッタ層5の上に形成されたエミッタ電極6と、ベース層4上に形成されたベース電極7と、サブコレクタ層2上に形成されたコレクタ電極8と、第1の絶縁層9と、第1エミッタ配線11aと、ベース配線11bと、コレクタ配線11cと、第2絶縁層12と、第2エミッタ配線14と、パッシベーション膜15と、アンダーバンプメタル層(以下、UBM層)17と、ピラーバンプ20とを備える。
[0030]
 本実施の形態に係るHBTは、サブコレクタ層2と、コレクタ層3と、ベース層4と、エミッタ層5と、エミッタ電極6と、ベース電極7と、から構成される。
[0031]
 GaAs基板1は、半絶縁性のGaAa結晶から形成されている。
[0032]
 サブコレクタ層2は、n型のドーパントが高濃度にドープされた高濃度n型GaAs結晶から構成され、0.5μm程度の厚さを有し、GaAs基板1上に形成されている。サブコレクタ層2のうち、HBTと図示せぬ他の回路素子間のアイソレーションのために必要な領域は、イオン注入等により絶縁化されている。
[0033]
 コレクタ層3は、HBTのコレクタとして機能し、サブコレクタ層2上に形成されている。コレクタ層3は、n型ドーパントが高濃度にドープされた高濃度n型GaAs結晶から構成され、例えば、1.0μm程度の厚さを有する。
[0034]
 ベース層4は、HBTのベースとして機能し、コレクタ層3上に形成されている。ベース層4は、p型ドーパントがドープされたp型GaAs結晶から構成され、例えば、100nm程度の厚さを有する。
[0035]
 エミッタ層5は、HBTのエミッタとして機能し、ベース層4上に形成されている。エミッタ層5は、3層構造、例えば、ベース層4側から、n型InGaP結晶から構成され、30~40nmの厚さを有する第1の層、高濃度n型GaAs結晶から構成され、100nmの厚さを有する第2の層、高濃度n型InGaAs結晶から構成され、100nmの厚さを有する第3の層が積層されて形成されている。なお、第3の層は、エミッタ電極6との間でオーミックコンタクトを取るための層である。
[0036]
 エミッタ電極6は、エミッタ層5と外部回路を接続するための電極であり、エミッタ層5上に形成され、例えば、厚さ約50nmのTi膜から構成されている。
[0037]
 ベース電極7は、ベース層4と外部回路を接続するための電極である。ベース電極7は、ベース層4上に形成され、例えば、ベース層4側から、厚さ約50nmのTi膜と厚さ約50nmのPt膜と厚さ約200nmのAu膜との積層体から構成されている。図1に示すように、ベース電極7は、平面視でL字状に形成されている。
[0038]
 コレクタ電極8は、コレクタ層3と外部回路を接続するための電極である。コレクタ電極8は、サブコレクタ層2上に形成され、サブコレクタ層2を介してコレクタ層3に電気的に接続されている。コレクタ電極8は、例えば、サブコレクタ層2側から、厚さ約60nmのAuGe膜と厚さ約10nmのNi膜と厚さ約200nmのAu膜との積層体から構成されている。
[0039]
 第1の絶縁層9は、SiN等の絶縁材料から形成され、サブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、エミッタ電極6、ベース電極7、及び、コレクタ電極8を覆い、層間を絶縁する。第1の絶縁層9には、エミッタ電極6の上面を露出する第1の開口10が形成されている。
[0040]
 第1エミッタ配線11aは、第1の絶縁層9上に形成され、第1の開口10を介して、エミッタ電極6に接続されており、エミッタ電極6と外部回路とを電気的に接続する。第1エミッタ配線11aは、例えば、厚さ約50nmのTi膜と厚さ約1μmのAu膜の積層体から構成されている。なお、エミッタ電極6側がTi膜である。
[0041]
 ベース配線11bは、第1の絶縁層9上に形成され、第1の絶縁層9に形成されたコンタクトホールを介して、ベース電極7に接続されている。ベース配線11bは、ベース電極7と外部回路とを電気的に接続する。ベース配線11bは、例えば、厚さ約50nmのTi膜と厚さ約1μmのAu膜との積層体から構成されている。なお、ベース電極7側がTi膜である。
[0042]
 コレクタ配線11cは、第1の絶縁層9上に形成され、第1の絶縁層9に形成されたコンタクトホールを介して、コレクタ電極8に接続されている。コレクタ配線11cは、コレクタ電極8と外部回路とを電気的に接続する。コレクタ配線11cは、例えば、厚さ約50nmのTi膜と厚さ約1μmのAu膜との積層体から構成されている。コレクタ電極8側がTi膜である。
[0043]
 以下、第1の絶縁層9上に形成されている第1エミッタ配線11a、ベース配線11b、コレクタ配線11cを、総称する場合、第1配線11a~11cと呼ぶ。
[0044]
 第2絶縁層12は、第1配線11a~11cを覆って、例えば、厚さ約100nmのSiN膜から形成されている。第2絶縁層12のエミッタ層5の真上の領域には、第1エミッタ配線11aを露出する第2の開口13が形成されている。
[0045]
 第2エミッタ配線14は、第2絶縁層12上に形成され、第2の開口13を介して第1エミッタ配線11aに電気的に接続され、エミッタ電極6と外部回路とを電気的に接続する。第2エミッタ配線14は、例えば、厚さ約50nmのTi膜(基板側)と厚さ約4μmのAu膜との積層体から構成される。第2エミッタ配線14は、コレクタ層3、ベース層4およびエミッタ層5を含むHBTの全体を覆うように形成されている。
[0046]
 パッシベーション膜15は、例えば、膜厚約500nmのSiN膜から形成されており、第2エミッタ配線14を覆い、HBTを外部環境から保護すると共に外部から電気的に絶縁する。パッシベーション膜15のエミッタ層5の直上の位置には、第2エミッタ配線14を露出する第3の開口16が形成されている。
[0047]
 アンダーバンプメタル(Under Bump Metal、以下、UBM)層17とその上に形成されたピラーバンプ20は、パッシベーション膜15上に形成され、第3の開口16を埋め込むように形成されている。
[0048]
 UBM層17は、ピラーバンプ20の下層(第2エミッタ配線14側)に位置し、W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属、これらの高融点金属の合金、これらの高融点金属の化合物から形成されている。UBM層17は、約100nm~3μmの厚さに形成されている。UBM層17は、HBTに加わる熱応力を緩和する応力緩和層として機能する。その詳細は後述する。
[0049]
 ピラーバンプ20は、メタルポスト18とハンダ層19との積層構造を有する。
[0050]
 メタルポスト18は、UBM層17上に形成され、例えば、Cuから、約50μmの厚さに形成されている。メタルポスト18は、ハンダ層19を介して、実装回路基板上の回路と第2エミッタ配線14とを電気的に接続する。また、メタルポスト18は、半導体装置100で発生した熱を実装回路基板に伝達して放熱する機能も有する。
[0051]
 ハンダ層19は、例えば、厚さ約30μmのSnもしくはSnを主成分とする層から形成され、実装回路基板の電極にハンダ付けされる。
[0052]
 なお、メタルポスト18とハンダ層19の間に、たとえば、Niなどの相互拡散防止用のバリアメタル層が形成されていてもよい。
[0053]
 次に、UBM層17、ピラーバンプ20、パッシベーション膜15の第3の開口16、HBTの平面的な位置関係について説明する。
[0054]
 図1に示すように、エミッタ層5は平面視でほぼ矩形に形成されている。エミッタ層5の長手方向をX方向とし、長手方向と直交する方向をY方向とすると、エミッタ層5のY方向の長さ(幅)は、例えば、2~4μm、X方向(長手方向)の長さは、例えば、20~40μmに設定されている。一方、ピラーバンプ20のX方向の長さは例えば75μmに設定され、Y方向の長さは75μm~500μm程度に設定されている。UBM層17は、その外縁がピラーバンプ20の外縁と等しく形成されている。
[0055]
 パッシベーション膜15の第3の開口16のX方向の長さは55μmに設定されている。また、パッシベーション膜15の第3の開口16は、エミッタ層5を取り囲むように配置されている。
[0056]
 さらに、UBM層17とピラーバンプ20は、平面視で、エミッタ層5の真上、即ち、エミッタ層5との距離が最短となる位置に配置されている。UBM層17とピラ-バンプ20とは、第3の開口16を介して、エミッタ層5の真上で第2エミッタ配線14に直接接続されている。
[0057]
 HBTは、UBM層17とピラーバンプ20と重なる領域に配置されている。換言すると、UBM層17とピラーバンプ20とは、HBT全体を覆っている。
[0058]
 上記構成の半導体装置100は、通常のHBTと同様に、ベース配線11bとベース電極7とを介してベース層4に供給されるベース電流に応じて、第1エミッタ配線11aとコレクタ配線11cとを介して、エミッタ層5とコレクタ層3との間に流れる電流を増幅し、パワーアンプとして機能する。
[0059]
 従来技術の項で説明したように、HBTを構成するGaAsを主体とする部材の熱膨張率とピラーバンプ20の熱膨張率との差が大きい。この結果、実動作を模擬した信頼度評価すなわち、高温環境で半導体装置に通電して信頼性寿命評価(HTOL評価:High Temperature Operating Life test)を実施する際に、HBTのエミッタ層5等の熱膨張率とピラーバンプ20の熱膨張率との差に起因する熱応力がエミッタ層5等に加わってしまう。
[0060]
 具体的には、GaAsの熱膨張率は6ppm/℃と小さく、InGaPもほぼ同程度の熱膨張率を有する。これに対し、ピラーバンプ20のメタルポスト18を構成するCuの熱膨張率は16.5ppm/℃、ハンダ層19を構成するSnの熱膨張率は22ppm/℃と大きい。
[0061]
 このため、仮にメタルポスト18と第2エミッタ配線14とを直接接続する構造を採用した場合、半導体装置100を高温環境に配置すると、熱膨脹量の差により熱ヒズミが生じ、エミッタ層5を中心としてHTBに大きな熱応力が加わってしまう。このため、特許文献1に開示されているように、エミッタ層の位置とピラーバンプの位置とをずらし、距離を確保する構成が有効となる。
[0062]
 これに対し、本実施の形態の半導体装置100では、エミッタ層5の直上にピラーバンプ20が形成される一方で、ピラーバンプ20の下層に、高融点金属、これらの合金、又はこれらの化合物から構成され、100nmないし300nm以上の比較的厚いUBM層17が配置されている。このUBM層17が、熱膨脹率の差に起因する熱ヒズミを緩和し、HBTが形成されている領域まで伝わらないようにしている。換言すると、UBM層17は、HBTとピラーバンプ20の間に位置し、熱膨張率の差に起因して、HBT、特にエミッタ層5に加わる熱応力を緩和する応力緩和層として機能する。
[0063]
 本願発明者は、UBM層17が薄い構造の場合、エミッタ層5の真上領域にバンプを形成したHBTのHTOL評価では、短時間でHBTが劣化して実使用に耐えられないと評価される結果となることを見いだした。これは、上述のように、バンプを構成するハンダ、Cu等の熱膨脹に起因する熱応力がHBTを構成する各半導体層にダメージを与え、信頼度を低下させるからである。
[0064]
 本願発明者は、この構成と比較して、熱応力を2%程度低減した場合のHTOL評価では、35倍程度の寿命の改善が見られ、HBTの寿命が実用に耐えられる範囲となることを見いだした。換言すれば、熱応力の低減率を2%以上とすることで、実用に耐えうるHBTが得られることを見いだした。
[0065]
 なお、熱応力の低減率を2%より大きくすれば、HBTの寿命はさらに延びることが確認されたが、その延び方は徐々に緩やかになる。例えば、28%の応力の低減で、41倍の寿命改善が得られた。
[0066]
 上記の熱応力の好ましい低減率「2%以上」は、UBM層17を、上述したように、W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属、これらの高融点金属の合金、これらの高融点金属の化合物、で構成する場合は、その厚さを300nm以上とすることにより達成できる。より好ましくは、その厚さをより厚くするか、これらの高融点金属のうちでも比較的低熱膨脹率の小さい材料、例えば、Ti以外のW、Cr、Mo、Ta、Nbそれらの合金、それらの化合物を使用すれば良い。特に、熱膨脹率の小さいW、その合金、その化合物をUBM層17に用いた場合には、その厚さを100nm以上とすることで熱応力を2%以上低減することができる。換言すると、2%以上の応力低減率を得るためには、UBM層17を、i)W単層、もしくはWの合金又はWの化合物から形成された層として、100nm以上の厚さに形成するか、或いは、ii)Wを含むと含まないとかかわらず、高融点金属単層、高融点金属の合金又は高融点金属の化合物から形成した層として、且つ、300nm以上の厚さに形成すればよい。
[0067]
 ここで上記i)Wの単層とはWを主成分として形成された層であればよい。例えば、WにCu、Alなどの別成分が少量、例えば、40%以下混ざっていても良い。上記ii)高融点金属単層も、Ti、Mo、Ta、Nb、Crのいずれかが主要成分であればよい。
[0068]
 UBM層17の厚さは、エミッタ層5の上部でなるべく平坦な部分の厚さの平均値で定義することが好ましい。品質を確保するための膜厚確認としてはエミッタ層5の上部で、断面TEM等により複数点の厚さ確認を行えばよい。たとえば100nm以上の厚さの確認には、断面TEM等による平均を取ればよい。厚さが1μm以上の場合は断面SEMなどによる確認でも良い。
[0069]
 この点を、データを示して、より具体的に説明する。
 UBM層17の材質及び厚さと、UBM層17がエミッタ層5に加わる熱応力を低減する割合(%)との関係を評価したグラフの一例を図4に示す。
[0070]
 図4のシミュレーションでのトランジスタ構造につては、本実施例と同じ構造である。バンプのサイズは、典型的な75μm幅で長さ240μmとした。エミッタ層のサイズについても典型的な幅4μm、長さ30μmとしている。バンプ実装時の温度230℃から、トランジスタ動作時の温度Tj=150℃までに下降したときに発生する熱応力を計算している。UBM層17の厚さは、エミッタ層の上の平坦部分の複数点の厚さの測定値の平均値で示している。
[0071]
 図4の横軸は、UBM層17の厚さを示し、単位はμmである。図4の縦軸は、UBM層17の厚さが0のときにエミッタ層5に加わる熱応力を低減できる割合(%)を、各厚さにおいて示す。なお、前提として、ピラーバンプ20のメタルポスト18は、厚さ50μmのCu、ハンダ層19は厚さ30μmのSnから形成されていると想定した。
[0072]
 図4に示すように、UBM層17の材料が、熱膨張率が4.5ppm/℃のWの場合、厚さが100nm(0.1μm)以上あれば、エミッタ層5にかかる熱応力を2%以上低減することができる。また、熱膨脹率が5.1ppm/℃のMoで130nm、熱膨脹率が4.9ppm/℃のCrで140nm、熱膨脹率が6.3ppm/℃のTaで200nm、熱膨脹率が8.6ppm/℃のTiで300nmとすることで、熱応力の低減率が2%以上となる。
[0073]
 いずれの材質の場合でも、300nm以上の厚さが確保されれば、応力低減率が2%以上となることが確認された。また、Nbについても熱膨張率が上記WとTiの熱膨張率の中間的な値であるので同様の応力低減効果がある。
[0074]
 また、UBM層17は、厚ければ厚いほど熱応力は低減する。図4には厚さ1.2μm以上は記載していないが、5μm程度までUBM層17を厚くすれば、応力のさらなる低減効果が得られている。ただし、その効果はある程度飽和するため、5μm程度が、熱応力低減効果が得られる厚さの上限である。なお、UBM層17の厚さ自体には制限はない。
[0075]
 また、UBM層17をW、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属の合金或いはこれらの高融点金属の化合物で形成し、その厚さを300nm以上としても、同様の効果が得られる。W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属の合金としては、例えば、WとTiの合金であるTiWがある。W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属の化合物としては、高融点金属の窒化物、珪素化合物(シリサイド)等がある。例えばWN、TaN、WSi、TiN、MoSi、TaSi、TiSi、TiWNなどである。ここでも、熱膨張率の小さいWの合金、例えば、TiW、Wの化合物、例えば、WSi(タングステンシリサイド)については、100nm以上の厚さを有していれば2%以上の応力低減率を得ることができる。その他の合金、化合物、例えば、TaN、TiN、MoSiの場合でも、300nm以上の厚さを有すれば、2%以上の応力低減率を得ることができる。
[0076]
 また、UBM層17をこれらの材料の積層膜としても良い。例えば、パッシベーション膜15(SiN)などに接着性のよいTiの層を下層に、上層に応力低減効果の高いWの層を備える2層構造のUBM層17としても良い。また、例えばWとTiの合金TiWの厚さ100nm以上の層をUBM層17としても良い。UBM層17を3層以上の多層構造としてもよい。
[0077]
 多層膜構造のUBM層17の場合、積層された層の少なくとも一層がi)W単層、もしくはWの合金又はWの化合物から形成された層として、100nm以上の厚さに形成すればよく、また、そうでない場合は、ii)Wを含むと含まないとかかわらず、高融点金属単層、高融点金属の合金又は高融点金属の化合物から形成した層として、且つ、それらの多層構造の膜の厚さの合計を、300nm以上とすればよい。この際、メタルポスト18に近い方が熱膨張率が大きく、エミッタ層5に近い方が熱膨張率が小さくなるように、層を配置することが望ましい。ここで上記i)W単層、ii)高融点金属単層とは上述した様に、Wないし他の高融点金属を主成分として形成された層のことであればよく、不純物、或いは、他の少量の物質を含んでいても良い。
[0078]
 上述したように、本実施の形態の半導体装置100では、エミッタ層5等に加わる熱応力が2%以上緩和される。従って、HTOL評価の実施時に、HBTの電流増幅率が、短時間で低下してしまう事態を防止し、半導体装置100の信頼性を向上させることができる。
[0079]
 また、本実施の形態では、放熱手段として機能するピラーバンプ20の真下にエミッタ層5を配置することができる。この結果、放熱性の指標である熱抵抗が従来技術に比べ1/1.5程度に低減できる。従って、パワートランジスタ用途での発熱の大きなHBTの温度上昇を抑止でき、HBTの性能を引き出し、高周波特性を向上できる。
[0080]
 また、本実施の形態では、エミッタ層5に対するピラーバンプ20の配置位置の制約がなく、レイアウトの自由度が高い。このため半導体装置100全体のサイズを小さく配置することができ、半導体装置の小型化、原価の低減が可能となる。
[0081]
(実施の形態2)
 実施の形態1においては、メタルポスト18と第2エミッタ配線14との間に高融点金属等から構成されるUBM層17を配置することにより、エミッタ層5への熱応力を緩和した。この構成では、UBM層17が応力緩和層として機能する。この発明はこの構成に限定されない。
[0082]
 メタルポスト18とHBT(特に、エミッタ層5)との間に、エミッタ層5への熱応力を緩和する応力緩和層として機能する高融点金属等の層を配置できるならば、その構造は任意である。
[0083]
 以下、エミッタ電極6がHBTの一部として機能する、と共に、エミッタ電極6の少なくとも一部とUBM層17とが応力緩和層として機能する半導体装置を、実施の形態2として説明する。
[0084]
 本実施の形態に係る半導体装置の基本構成は、図1~図3を参照して説明した実施の形態1の半導体装置100と同一である。
[0085]
 本実施の形態においては、エミッタ電極6は、W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属、これらの高融点金属の合金、もしくは、これらの高融点金属の化合物から構成される。具体的には、エミッタ電極6は、例えば、Ti、W、TiW、WSi、Cr、Mo、Ta、Nb、TaN、TiN 、WN、TaSi、TiSi、MoSi、TiWN等から形成され、その厚さは、300nm以上の厚さに形成されている。一方、UBM層17は50nm程度の薄膜で、Tiから構成されている。
[0086]
 本実施の形態においては、UBM層17は、50nm程度と薄く、UBM層17単独では、エミッタ層5に加わる熱応力を十分に低減することは困難である。
[0087]
 一方、本実施の形態では、エミッタ電極6が、厚膜の高融点金属、高融点金属の合金、もしくは高融点金属の化合物から構成されており、ピラーバンプ20や実装基板からの熱膨張率の違いによるトランジスタ部への熱応力を緩和することができる。このため、エミッタ電極6が、エミッタ層5とメタルポスト18との間の応力緩和層として機能し、エミッタ層5等に加わる応力を2%以上低減する。
[0088]
 図5は、エミッタ電極6を厚膜の高融点金属とした場合の熱応力の低減率(%)を評価した結果を示す。図5のシミュレーションでのトランジスタ構造は、本実施例と同じ構造である。バンプのサイズ、エミッタのサイズについても図4のシミュレーションと同じ典型的な値を使用している。また熱応力を計算した温度条件も図4と同じである。図5に示すように、本実施の形態においても、エミッタ電極6の厚さを0とした場合にエミッタ層5に加わる応力を基準とした場合に、エミッタ電極6の厚さを厚くするに従って、応力低減量(%)が増加する。従って、実施の形態1の半導体装置100と同様の効果を得ることができる。
[0089]
 本実施の形態においても、エミッタ電極6がWの場合には、その厚さが100nm以上であれば、2%よりも十分大きな応力低減量を得ることができる。また、その他の高融点金属の場合も、300nm以上であれば、2%よりも十分大きな応力低減率を得ることができる。エミッタ電極6が、高融点金属の合金、化合物の場合も同様である。
[0090]
 なお、本実施の形態においては、エミッタ電極6とUBM層17とが、メタルポスト18とエミッタ層5との間に配置された高融点金属層に相当する。そして、この高融点金属層が熱応力緩和層として機能する。この場合、熱応力緩和層として機能する高融点金属層の厚さは、エミッタ電極6の膜厚とUBM層17の膜厚の合計で計算してもよい。即ち、エミッタ電極6とUBM層17とが共にW、その合金、その化合物の場合には、膜厚との和が100nm以上となるように、それぞれの膜厚を設定し、その他の高融点金属、それらの合金、又は化合物とする場合には、厚さの和が300nm以上となるように、それぞれの材質と厚さを設定すればよい。エミッタ電極6とUBM層17との厚さの和は、例えば、エミッタ層5上の平坦部分の複数点の厚さの平均値で求められる。
[0091]
(実施の形態3)
 上述したように、メタルポスト18とエミッタ層5の間に応力緩和層を配置できるならば、その具体的構造は任意である。例えば、第1配線11a~11c、第2エミッタ配線14等の配線を応力緩和層として使用することも可能である。以下、配線の一部とUBM層とを応力緩和層として使用する実施の形態3を説明する。
[0092]
 この実施の形態でも、半導体装置の基本構成は図1~図3を参照して説明した実施の形態1の半導体装置100の構成と同一である。ただし、第1配線11a~11c、又は、第2エミッタ配線14が、高融点金属、高融点金属の合金、又は、高融点金属の化合物の厚膜から構成される。また、UBM層17は、50nm程度の薄膜から構成される。
[0093]
 ここで、各配線をW、Ti、Mo、Ta、Nb、Crの何れかを含む高高融点金属、こられの高融点金属の合金、又は、これらの高融点金属の化合物だけで形成した場合、配線抵抗が大きくなってしまう。このため、各配線を、図6(a)、(b)に例示するように、W、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属層(これらの高融点金属の合金の層、これらの高融点金属の化合物の層を含む)と、高融点金属よりも導電率の高い導体の層(区別のため、良導体層と呼ぶ)との積層体から形成することが望ましい。この場合、応力緩和層は、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される第1の層と、第1の層よりも導電率の高い層との積層体から構成される。平面視で、第1の層は、エミッタ層5の上に形成され、第2の層は、第1の層よりも広い領域に延在して形成される。
[0094]
 図6(a)は、配線を2層構造とする例を示し、例えば、1μm程度のAu膜から構成された良導体層111と高融点金属層112の積層体とする例を示す。また、図6(b)は、配線を3層構造とする例を示し、例えば、1μm程度のAu膜から構成された良導体層111を、膜厚350nm程度の高融点金属層112と、膜厚50nm程度の高融点金属層113とで挟み込む3層構造の配線を示す。
[0095]
 どの配線を高融点金属層とするかは任意である。例えば、i)第1配線11a~11cのみを高融点金属層とする、ii)第1配線11a~11cの一部、例えば、第1エミッタ配線11aのみを高融点金属層とする、iii)第2エミッタ配線14のみを高融点金属層とする、iv)第1配線11a~11cの全部又は一部と第2エミッタ配線14とを高融点金属層とする、等を適宜選択可能である。いずれの場合も、エミッタ層5とピラーバンプ20との間に積層される高融点金属層の厚さの合計を層の材質に応じて、100nm以上又は300nm以上とすればよい。高融点金属層の厚さの合計は、例えば、エミッタ層5上の高融点金属層の複数点の厚さの合計値の平均値から求めれば良い。
[0096]
 これらの場合に、配線全体を高融点金属層とする必要はない。即ち、熱応力を緩和するためには、エミッタ層5の近傍、特に、熱応力の要因となるピラーバンプ20とエミッタ層5とを結ぶライン上、即ち、平面視でエミッタ層5の真上に高融点金属を配置すればよい。従って、例えば、第2エミッタ配線14を高融点金属層とする場合には、図7及び図8に示すように、第2エミッタ配線14の主要部をAu層等の良導体層で構成し、エミッタ層5を覆う平面領域のみに、応力低減率を2%以上とするに足る厚さの高融点金属層112を配置してもよい。換言すれば、応力緩和層は、エミッタ層5の上の位置で第1エミッタ配線11aと第2エミッタ配線14の間の位置に配置されてもよい。
[0097]
 同様に、第1エミッタ配線11aをAu層等の良導体層とし、エミッタ層5を覆う平面領域のみに、厚い高融点金属層をAu層の上に配置してもよい。
[0098]
 なお、高融点金属の薄膜から構成されるUBM層17が応力低減機能の一部を負担するため、UBM層17の厚さを含めて、高融点金属層の膜厚の合計を、材質に応じて100nm以上又は300nm以上としてもよい。
[0099]
 図9は、第1配線11a~11cを、上層に1μm厚のAu、下層を厚膜のTiもしくはWとした場合の、熱応力の低減率を評価した結果を示す。図9のシミュレーションでのトランジスタ構造につては、本実施例と同じ構造である。バンプのサイズ、エミッタのサイズについても図4のシミュレーションと同じ典型的な値を使用している。また熱応力を計算した温度条件も図4と同じである。
[0100]
 図示するように、Wについては100nm(0.1μm)以上の厚さがあれば熱応力低減率が4%以上となり十分な熱応力低減効果が得られる。また、高融点金属の中では熱膨張率が比較的大きいTiについても、300nm(0.3μm)の厚さがあれば2%以上の応力低減率が得られることが確認された。
[0101]
 なお、第2エミッタ配線14を高融点金属で形成する場合は、図7に示すように、エミッタ層5を覆う領域に特に厚い高融点金属層112を配置することが望ましい。図のように厚膜の高融点金属層112を配置することで、エミッタ層5に加わる熱応力を2%以上低減することが容易となる。
[0102]
 また、またTiなどの高融点金属はAu等と比較して熱伝導度が低い。このため、第2エミッタ配線14の全域を厚い高融点金属等で形成すると、第2エミッタ配線14をAu等で形成した場合に比べHBTからの放熱性が低くなる。図6~図8に示すように、良導体層111の下層部(もしくは上層部)で、エミッタ層5の上部のみに高融点金属層112を形成する構造を採用することにより、放熱性を改善でき、かつ熱応力の低減効果を確保できる。
[0103]
 なお、良導体層を、Cuの線熱膨張係数16.4×10 -6/Kを有する材料とし、良導体層の少なくとも一部を熱応力を低減するための応力緩和層の一部とすることも可能である。
[0104]
(実施の形態4)
 以上本発明の実施の形態を説明したが、この発明に係るHBTの構造は、図1~図3に示す構造に限定されず、トランジスタとして機能しうるならば、任意の構成が採用可能である。
[0105]
 例えば、上記実施の形態では、エミッタ層5の上にエミッタ電極6が形成され、エミッタ電極6の上に第1エミッタ配線11aが配置される構成を例示したが、例えば、エミッタ電極6を除去し、エミッタ層5に第1エミッタ配線11aが直接コンタクト(電気的に接触)する構成を採用することも可能である。即ち、第1エミッタ配線11aがエミッタ電極を兼用してもよい。換言すれば、エミッタ配線とエミッタ電極とを一体に形成し、エミッタ配線がエミッタ電極を兼ねるように構成してもよい。
[0106]
 この場合、図10に示すように、エミッタ層5を、べース層4側からn型InGaP層(例えば30~40nm)の真性エミッタ層5aとその上部に形成されたエミッタメサ層5bから構成することが望ましい。エミッタメサ層5bは高濃度n型GaAs層(例えば100nm)と、高濃度n型InGaAs層(例えば100nm)で形成されている。InGaP層は真性エミッタ層5aとその延長であるベース層4上に形成されている領域、いわゆるレッジ層25を成している。ベース電極7はレッジ層25の一部を開口してベース層4に接している。
[0107]
 真性エミッタ層5aとレッジ層25は、同一のInGaPから形成されるが、上部にエミッタメサ層5bの半導体があるInGaPの部分のみが、トランジスタのエミッタとして機能する。一方、レッジ層25はその上部に半導体層が配置されていないため、エミッタとしては機能せず、ベース層4での表面再結合を抑止する保護層として機能する。本願ではHBTの動作に寄与する真性エミッタ層5aとエミッタメサ層5bをエミッタ層と呼び、レッジ層25についてはエミッタ層に含めないこととする。
[0108]
 HBTがこのような構成の場合でも、実施の形態1と同様に、UBM層17を300nm以上の高融点金属(Ti、Mo、Ta、Nb、Cr)、またはその合金、それらの化合物とすることにより2%以上の応力低減率を達成できる。さらに、UBM層17をW、またはその合金、化合物から形成することにより、100nmの厚さで、2%以上の応力低減率を達成できる。また、実施の形態3と同様に、第1エミッタ配線11a(エミッタ電極を兼用)のうちAu層の下層の金属を300nm以上の高融点金属(Ti、Mo、Ta、Nb、Cr)、またはその合金、それらの化合物とすることにより2%以上の応力低減率を達成できる。特に、下層の金属をW、またはその合金、化合物から形成する場合には、100nmの厚さで、2%以上の応力低減率を達成できる。これにより、実施の形態1~3と同様に、HBTに加わる熱応力が緩和される。従って、高温環境下で通電して信頼性寿命を評価する際に、HBTの電流増幅率が、短時間で低下してしまう事態を防止し、半導体装置100の信頼性を向上させることができる。
[0109]
 また、ピラーバンプ20の真下にエミッタ層5を配置して、高い放熱効率を確保し、HBTの温度上昇を抑止でき、HBTの性能を引き出し、高周波特性を向上できる。
[0110]
 また、エミッタ層5に対するピラーバンプ20の配置位置の制約がなく、レイアウトの自由度が高く、半導体装置全体のサイズを小さく配置することができ、半導体装置の小型化、原価の低減が可能となる。
[0111]
 またエミッタ電極を、第1エミッタ配線11aで兼用しているので製造が簡易になり製造コストを下げることができる。
[0112]
 また、InGaPから形成されたレッジ層25でベース層4を覆うのでベース層4の表面再結合などを抑止でき、HBTトランジスタの信頼度が向上する。
[0113]
 なお、ベース電極7とベース配線11b、コレクタ電極8とコレクタ配線11cをそれぞれ一体化し、ベース配線11bをベース層4に直接コンタクトさせ、コレクタ配線11cをサブコレクタ層2に直接コンタクトさせてもよい。
[0114]
 上述した各実施の形態1~4では、一つのバイポーラトランジスタを備えた半導体装置を例に挙げて説明したが、半絶縁性GaAs基板に、複数のバイポーラトランジスタを形成した半導体装置でもよい。また、バンプとして、ピラーバンプを例に挙げて説明したが、ピラーバンプの他に、たとえば、ハンダバンプやスタッドバンプでもよい。
[0115]
 さらに、各実施の形態で示した材料、膜厚等のサイズは例示であり、限定されるものではない。例えば、エミッタ層5がInGaP層から形成され、ベース層4がGaAs層から形成された場合を例に挙げて説明したが、エミッタ層およびベース層の材料の組み合わせ(エミッタ層/ベース層)は、InGaP層/GaAs層に限られない。例えば、AlGaAs層/GaAs層、InP層/InGaAs層、InGaP層/GaAsSb層、InGaP層/InGaAsN層、Si層/SiGe層、AlGaN層/GaN層等を適用することができる。
[0116]
 また、上述した各実施の形態では、エミッタ層5の平面形状が矩形の場合を例に挙げて説明したが、エミッタ層の平面形状が、円形、楕円形、六角形、または、八角形等であってもよい。
[0117]
 図11は、図1のエミッタ層5と、UBM層17及びピラーバンプ20との外縁との位置関係を模式的に示す平面図である。図1及び図11に示すように、上記実施の形態では、平面視的には、UBM層17及びピラーバンプ20は、エミッタ層5の全面を覆うように配置形成されている。ただし、この発明はこれに限定されない。HBTとピラーバンプ20との間の熱抵抗及び電気抵抗を小さくし、且つ、エミッタ層5に加わる熱応力を緩和できるならば、ピラーバンプ20は、エミッタ層5の直上からずれて形成されていてもよい。
[0118]
 例えば、図12に平面図で模式的に示すように、エミッタ層5の一部が、UBM層17及びピラーバンプ20が形成されている領域の外にはみ出して形成されてもよい。この場合、エミッタ層5の、UBM層17及びピラーバンプ20と重なっている領域の面積が、重なっていない領域の面接よりも大きいことが望ましい。具体的には、エミッタ層5の、UBM層17及びピラーバンプ20と重なっている領域の面積がエミッタ層5全体の51%以上、好ましくは、60%以上であることが望ましい。この程度オーバーラップしていれば、HBTで発生した熱をピラーバンプ20に効率的に伝達・放熱することができ、エミッタ層5とピラーバンプ20との間の電気抵抗を抑え、且つ、エミッタ層5とピラーバンプ20の間の応力を緩和して、素子の信頼度が向上するからである。
[0119]
 また、上記実施の形態では、UBM層17の縁とピラーバンプ20の縁が平面視で重なっている例を示した。UBM層17の縁とピラーバンプ20の縁はぴったり重なっている必要はない。即ち、UBM層17の外縁は、平面視で、図13に示すように、ピラーバンプ20の外縁よりも大きくても小さくても良く、いずれも本発明の技術的範囲に含まれる。また、平面形状も互いに異なってもよい。図13に示すようにUBM層17の縁とピラーバンプ20の縁がずれている場合、エミッタ層5の、UBM層17とピラーバンプ20の両方に重なっている領域の面積がエミッタ層5全体の51%以上、好ましくは、60%以上であることが望ましい。
[0120]
 上記実施の形態においては、GaAs基板1上にコレクタ層3、ベース層4、エミッタ層5の順に半導体層が積層され構造のHBTを主に説明した。本発明はこれに限定されない。例えば、図14に模式的断面図で示すように、GaAs基板1上に、エミッタ層5A、ベース層4A、コレクタ層3Aの順に半導体層が積層された構造のHBTにもこの発明を適用可能である。
[0121]
 この場合、例えば、コレクタ層3Aの上に、コレクタ電極8Aとコレクタ配線14Aが順に形成され、コレクタ配線14Aの上にUBM層17が形成され、UBM層17の上にピラーバンプ20が形成される。この構成によれば、コレクタ層3Aの真上にピラーバンプ20が形成されることで、コレクタ層3Aとピラーバンプ20との間の電気抵抗及び熱抵抗を小さく抑えることができ、さらに、応力緩和層の少なくとも一部として機能するUBM層17により、トランジスタを構成する各半導体層、コレクタ層3A、ベース層4A、エミッタ層5Aに加わる熱応力を緩和することができる。
[0122]
 さらに、実施の形態2と同様の観点から、UBM層17を50nm程度の薄膜とし、コレクタ電極8Aを、高融点金属、高融点金属の合金、もしくは高融点金属の化合物から形成し、その厚さを300nm以上としてもよい。この場合、コレクタ電極8Aは、HBTの一部として機能し、また、コレクタ電極8Aの少なくとも一部とUBM層17とが、応力緩和層としても機能する。
[0123]
 また、実施の形態3と同様の観点から、コレクタ配線14Aを含むコレクタ層3A上に位置する配線類を高融点金属、高融点金属の合金、又は、高融点金属の化合物で形成し、その厚さを300nm以上としてもよい。この場合、配線類と少なくとも一部とUBM層17とが、応力緩和層としても機能する。
[0124]
 また、配線抵抗の増大を避けるため、各配線を、図6(a)、(b)に例示したように、高融点金属層(高融点金属の合金の層、高融点金属の化合物の層を含む)と良導体層との積層体から形成してもよい。
[0125]
 さらに、配線のうち、HBT上、より正確には、コレクタ層3A上に位置する部分のみを高融点金属等で形成するようにしてもよい。同様に、配線のうち、HBT上、より正確には、コレクタ層3A上の部分を厚い高融点金属層で形成するようにしてもよい。例えば、コレクタ層3Aとコレクタ配線14Aとの間の部分のみに応力緩和層を配置してもよい。或いは、コレクタ配線をコレクタ電極と外部の回路とを接続する第1コレクタ配線と、第1コレクタ配線に接続された第2コレクタ配線とから形成し、応力緩和層を、平面視でコレクタ層の上の位置で第1コレクタ配線と第2コレクタ配線の間の位置に形成する等してもよい。
[0126]
 また、実施の形態4と同様の観点から、コレクタ電極8Aとコレクタ配線14Aを一体化して高融点金属等から形成し、コレクタ配線14Aがコレクタ電極8Aを兼ねるようにしてもよい。
[0127]
 また、コレクタ層3Aの平面位置は、UBM層17とピラーバンプ20の外縁の内のみに位置しても、一部が外縁からはみ出して配置されてもよい。コレクタ層3Aの一部が、UBM層17及びピラーバンプ20の外縁から外にはみ出して形成される場合には、コレクタ層3Aの、UBM層17及びピラーバンプ20と重なっている領域の面積が、コレクタ層3A全体の51%以上、好ましくは、60%以上であることが望ましい。
[0128]
 以上、本発明の実施の形態および変形例(なお書きに記載したものを含む。以下、同様。)について説明したが、本発明はこれらに限定されるものではない。本発明は、実施の形態および変形例が適宜組み合わされたもの、それに適宜変更が加えられたものを含む。例えば、実施の形態3と4を組み合わせて、エミッタ電極とエミッタ配線を一体化し、さらに、多層構造とし、さらに、エミッタ領域上の部分のみ、高融点金属層を厚くする等してもよい。
[0129]
 本出願は、2017年8月1日に出願された日本国特許出願特願2017-149448号に基づく。本明細書中に日本国特許出願特願2017-149448号の明細書、特許請求の範囲および図面全体を参照として取り込むものとする。

符号の説明

[0130]
1 GaAs基板
2 サブコレクタ層
3、3A コレクタ層
4、4A ベース層
5、5A エミッタ層
5a 真性エミッタ層
5b エミッタメサ層
6 エミッタ電極
7 ベース電極
8、8A コレクタ電極
9 第1の絶縁層
10 第1の開口
11a 第1エミッタ配線
11b ベース配線
11c コレクタ配線
12 第2絶縁層
13 第2の開口
14 第2エミッタ配線
14A コレクタ配線
15 パッシベーション膜
16 第3の開口
17 UBM(Under Bump Metal)層
18 メタルポスト
19 ハンダ層
20 ピラーバンプ
25 レッジ層
100 半導体装置
111 良導体層
112、113 高融点金属層

請求の範囲

[請求項1]
 エミッタ層とコレクタ層とを備えるヘテロ接合バイポーラトランジスタと、
 前記ヘテロ接合バイポーラトランジスタの上に形成されたバンプと、
 前記ヘテロ接合バイポーラトランジスタの前記エミッタ層又は前記コレクタ層と前記バンプとの間に配置され、Wを含む高融点金属、Wを含む高融点金属の合金、又は、Wを含む高融点金属の化合物から形成され、100nm以上の厚さを有する応力緩和層と、
 を備える半導体装置。
[請求項2]
 エミッタ層とコレクタ層とを備えるヘテロ接合バイポーラトランジスタと、
 前記ヘテロ接合バイポーラトランジスタの上に形成されたバンプと、
 前記ヘテロ接合バイポーラトランジスタの前記エミッタ層又は前記コレクタ層と前記バンプとの間に配置され、Ti、Mo、Ta、Nb、Crの何れかを含む高融点金属、これらの高融点金属の合金、又は、これらの高融点金属の化合物から形成され、300nm以上の厚さを有する応力緩和層と、
 を備える半導体装置。
[請求項3]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記エミッタ層に接続されたエミッタ電極とを更に備え、
 前記半導体装置は、
 前記エミッタ電極に電気的に接続され、前記ヘテロ接合バイポーラトランジスタを覆う位置に形成されたエミッタ配線と、
 前記エミッタ配線上に形成され、前記エミッタ層の直上の領域を露出する開口を備える絶縁層と、
 を更に備え、
 前記応力緩和層は、前記絶縁層上に形成され、前記開口を介して前記エミッタ配線に接続された層を含み、
 前記バンプは、前記応力緩和層の上に形成され、熱膨脹率が前記応力緩和層よりも大きい金属層と、前記金属層上に形成されたハンダ層と、を備える、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項4]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記エミッタ層に接続されたエミッタ電極とを更に備え、
 前記応力緩和層は、前記エミッタ電極の少なくとも一部を含む、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項5]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記エミッタ層に接続されたエミッタ電極と、前記エミッタ電極の上に形成され、前記エミッタ電極と外部の回路とを接続するエミッタ配線とを備え、
 前記応力緩和層は、前記エミッタ配線の少なくとも一部を含む、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項6]
 前記エミッタ配線は、前記エミッタ電極と外部の回路とを接続する第1エミッタ配線と、前記第1エミッタ配線に接続された第2エミッタ配線と、を更に備え、
 前記応力緩和層は、平面視で前記エミッタ層の上の位置で、前記第1エミッタ配線と前記第2エミッタ配線との間の位置に形成されている、
 ことを特徴とする請求項5に記載の半導体装置。
[請求項7]
 前記エミッタ配線と前記エミッタ電極とは、一体に形成されており、前記エミッタ配線が前記エミッタ電極を兼ねる、
 ことを特徴とする請求項5又は6に記載の半導体装置。
[請求項8]
 前記バンプと前記応力緩和層と前記エミッタ層とは、平面視で重なる位置に形成され、
 前記エミッタ層の前記バンプ及び前記応力緩和層と重なる部分の面積は、前記エミッタ層の面積の51%以上である、
 ことを特徴とする請求項3から7のいずれか1項に記載の半導体装置。
[請求項9]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記コレクタ層に接続されたコレクタ電極とを更に備え、
 前記半導体装置は、
 前記コレクタ電極に電気的に接続され、前記ヘテロ接合バイポーラトランジスタを覆う位置に形成されたコレクタ配線と、
 前記コレクタ配線上に形成され、前記コレクタ層の直上の領域を露出する開口を備える絶縁層と、
 を更に備え、
 前記応力緩和層は、前記絶縁層上に形成され、前記開口を介して前記コレクタ配線に接続された層を含み、
 前記バンプは、前記応力緩和層の上に形成され、熱膨脹率が前記応力緩和層よりも大きい金属層と、前記金属層上に形成されたハンダ層と、を備える、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項10]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記コレクタ層に接続されたコレクタ電極とを更に備え、
 前記応力緩和層は、前記コレクタ電極の少なくとも一部を含む、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項11]
 前記ヘテロ接合バイポーラトランジスタは、ベース層と、前記コレクタ層に接続されたコレクタ電極と、前記コレクタ電極の上に形成され、前記コレクタ電極と外部の回路とを接続するコレクタ配線とを更に備え、
 前記応力緩和層は、前記コレクタ配線の少なくとも一部を含む、
 ことを特徴とする請求項1又は2に記載の半導体装置。
[請求項12]
 前記コレクタ配線は、前記コレクタ電極と外部の回路とを接続する第1コレクタ配線と、前記第1コレクタ配線に接続された第2コレクタ配線と、を更に備え、
 前記応力緩和層は、平面視で前記コレクタ層の上の位置で、前記第1コレクタ配線と前記第2コレクタ配線との間の位置に形成されている、
 ことを特徴とする請求項11に記載の半導体装置。
[請求項13]
 前記コレクタ配線と前記コレクタ電極とは、一体に形成されており、前記コレクタ配線が前記コレクタ電極を兼ねる、
 ことを特徴とする請求項11又は12に記載の半導体装置。
[請求項14]
 前記バンプと前記応力緩和層と前記コレクタ層とは、平面視で重なる位置に形成され、
 前記コレクタ層の前記バンプ及び前記応力緩和層と重なる部分の面積は、前記コレクタ層の面積の51%以上である、
 ことを特徴とする請求項9から13のいずれか1項に記載の半導体装置。
[請求項15]
 前記応力緩和層は、複数の層が積層されて構成され、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される層の厚さの合計が100nm以上である、
 ことを特徴とする請求項1に記載の半導体装置。
[請求項16]
 前記応力緩和層は、複数の層が積層されて構成され、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される層の厚さの合計が300nm以上である、
 ことを特徴とする請求項2に記載の半導体装置。
[請求項17]
 前記応力緩和層は、高融点金属、高融点金属の合金、又は高融点金属の化合物から形成される第1の層と、前記第1の層よりも導電率の高い第2の層との積層体から構成される、
 ことを特徴とする請求項1から16のいずれか1項に記載の半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]