Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019026835) METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD AND MULTILAYER PRINTED WIRING BOARD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/026835 International Application No.: PCT/JP2018/028424
Publication Date: 07.02.2019 International Filing Date: 30.07.2018
IPC:
H05K 3/46 (2006.01) ,H05K 1/02 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
02
Details
Applicants:
株式会社フジクラ FUJIKURA LTD. [JP/JP]; 東京都江東区木場一丁目5番1号 5-1, Kiba 1-chome, Kohtoh-ku, Tokyo 1358512, JP
Inventors:
山崎 昭実 YAMAZAKI, Akimi; JP
Agent:
とこしえ特許業務法人 TOKOSHIE PATENT FIRM; 東京都新宿区西新宿7丁目22番27号 西新宿KNビル Nishishinjuku KN Bldg., 22-27, Nishishinjuku 7-chome, Shinjuku-ku, Tokyo 1600023, JP
Priority Data:
2017-15152404.08.2017JP
Title (EN) METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD AND MULTILAYER PRINTED WIRING BOARD
(FR) PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUIT IMPRIMÉ MULTICOUCHE ET CARTE DE CIRCUIT IMPRIMÉ MULTICOUCHE
(JA) 多層プリント配線板の製造方法及び多層プリント配線板
Abstract:
(EN) The present invention comprises: a step for preparing a first wiring board (L1) in which signal lines (121, 122) are formed on the principal surface of a first insulating substrate (11), and a second wiring board (L2) in which a second electrically conductive layer (15) is formed on the principal surface of a second insulating substrate (14), the second wiring board (L2) being laminated on the first wiring board (L1); a step for placing spacers (21) of a designated thickness at positions set at a designated distance apart from the outer edge of a circuit region (12A) along at least a portion of the outer edge; a step for forming an adhesion layer (20) in the circuit region (12A) with spaces (22) provided between the adhesion layer (20) and the spacers (21); and a step for thermocompressively bonding the first wiring board (L1) and the second wiring board (L2) with the adhesion layer (20) interposed therebetween. The designated distance is the distance in which, after the thermocompression bonding step, space is formed between the adhesion layer (20) and the spacers (21).
(FR) La présente invention comprend : une étape consistant à préparer une première carte de câblage (L1) dans laquelle des lignes de signal (121, 122) sont formées sur la surface principale d'un premier substrat isolant (11), et une seconde carte de câblage (L2) dans laquelle une seconde couche électroconductrice (15) est formée sur la surface principale d'un second substrat isolant (14), la seconde carte de câblage (L2) étant stratifiée sur la première carte de câblage (L1) ; une étape consistant à placer des entretoises (21) d'une épaisseur désignée à des positions définies à une distance désignée par rapport au bord extérieur d'une région de circuit (12A) le long d'au moins une partie du bord extérieur ; une étape consistant à former une couche d'adhérence (20) dans la région de circuit (12A) avec des espaces (22) disposés entre la couche d'adhérence (20) et les entretoises (21) ; et une étape consistant à lier par thermocompression la première carte de câblage (L1) et la seconde carte de câblage (L2), la couche d'adhérence (20) étant intercalée entre celles-ci. La distance désignée est la distance dans laquelle, après l'étape de liaison par thermocompression, l'espace est formé entre la couche d'adhérence (20) et les entretoises (21).
(JA) 第1絶縁性基材(11)の主面に信号線(121,122)が形成された第1配線板(L1)と、第2絶縁性基材(14)の主面に第2導電層(15)が形成され、第1配線板(L1)に積層される第2配線板(L2)とを準備する工程と、回路領域(12A)の外縁の少なくとも一部に沿って、外縁から所定距離だけ離隔させた位置に、所定の厚さのスペーサ(21)を配置する工程と、回路領域(12A)にスペーサ(21)との間に空間(22)を設けて接着層(20)を形成する工程と、接着層(20)を介在させて第1配線板(L1)と第2配線板(L2)を熱圧着する工程と、を有する。所定距離は、熱圧着工程後に、接着層(20)とスペーサ(21)との間に空間が形成される距離である。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)