Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019026564) SOLID-STATE IMAGING ELEMENT AND IMAGING DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/026564 International Application No.: PCT/JP2018/025970
Publication Date: 07.02.2019 International Filing Date: 10.07.2018
IPC:
H04N 5/378 (2011.01) ,H04N 5/374 (2011.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
369
SSIS architecture; Circuitry associated therewith
378
Readout circuits, e.g. correlated double sampling [CDS] circuits, output amplifiers or A/D converters
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
369
SSIS architecture; Circuitry associated therewith
374
Addressed sensors, e.g. MOS or CMOS sensors
Applicants:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventors:
植野 洋介 UENO, Yosuke; JP
ゼイツーニ ゴラン ZEITUNI, Golan; IL
エシェル ノアム ESHEL, Noam; IL
池田 裕介 IKEDA, Yusuke; JP
牧川 潔志 MAKIGAWA, Kiyoshi; JP
Agent:
丸島 敏一 MARUSHIMA, Toshikazu; JP
Priority Data:
2017-14955902.08.2017JP
2018-12958809.07.2018JP
Title (EN) SOLID-STATE IMAGING ELEMENT AND IMAGING DEVICE
(FR) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET DISPOSITIF D'IMAGERIE
(JA) 固体撮像素子、および、撮像装置
Abstract:
(EN) The present invention facilitates a reduction in the wiring capacity of a vertical signal line in a solid-state imaging element from which a signal is outputted via the vertical signal line. This solid-state imaging element is provided with a logical circuit, a pixel circuit, and a negative capacitance circuit. In this solid-state imaging element, the logical circuit processes an analog signal. Moreover, in the solid-state imaging element, the pixel circuit generates the analog signal by photoelectric conversion and outputs the analog signal to the logical circuit via a predetermined signal line. In the solid-state imaging element, the negative capacitance circuit is connected to the predetermined signal line.
(FR) La présente invention facilite une réduction de la capacité de câblage d'une ligne de signal verticale dans un élément d'imagerie à semi-conducteurs à partir duquel un signal est émis par l'intermédiaire de la ligne de signal verticale. Cet élément d'imagerie à semi-conducteurs est pourvu d'un circuit logique, d'un circuit de pixel et d'un circuit à capacité négative. Dans cet élément d'imagerie à semi-conducteurs, le circuit logique traite un signal analogique. De plus, dans l'élément d'imagerie à semi-conducteurs, le circuit de pixel génère le signal analogique par conversion photoélectrique et envoie le signal analogique au circuit logique par l'intermédiaire d'une ligne de signal prédéfinie. Dans l'élément d'imagerie à semi-conducteurs, le circuit à capacité négative est connecté à la ligne de signal prédéfinie.
(JA) 垂直信号線を介して信号が出力される固体撮像素子において、垂直信号線の配線容量の低減を容易にする。 固体撮像素子は、論理回路、画素回路、および、負性容量回路を具備する。この固体撮像素子において、論理回路は、アナログ信号を処理する。また、固体撮像素子において、画素回路は、光電変換によりアナログ信号を生成して所定の信号線を介して論理回路に出力する。固体撮像素子において、負性容量回路は、所定の信号線に接続される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)