Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019026197) SEMICONDUCTOR STORAGE DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/026197 International Application No.: PCT/JP2017/027992
Publication Date: 07.02.2019 International Filing Date: 02.08.2017
IPC:
G11C 11/406 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21
using electric elements
34
using semiconductor devices
40
using transistors
401
forming cells needing refreshing or charge regeneration, i.e. dynamic cells
406
Management or control of the refreshing or charge-regeneration cycles
Applicants:
ゼンテルジャパン株式会社 ZENTEL JAPAN CORPORATION [JP/JP]; 東京都港区新橋六丁目21番3号 21-3, Shimbashi 6-chome, Minato-ku, Tokyo 1050004, JP
Inventors:
倉盛 文章 KURAMORI, Bunsho; JP
野口 峰男 NOGUCHI, Mineo; JP
廣田 彰宏 HIROTA, Akihiro; JP
石原 政広 ISHIHARA, Masahiro; JP
米山 満 YONEYAMA, Mitsuru; JP
久保 貴志 KUBO, Takashi; JP
原口 大 HARAGUCHI, Masaru; JP
瀬戸川 潤 SETOGAWA, Jun; JP
伊賀 裕倫 IGA, Hironori; JP
Agent:
鮫島 睦 SAMEJIMA, Mutsumi; JP
川端 純市 KAWABATA, Junichi; JP
Priority Data:
Title (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS
(JA) 半導体記憶装置
Abstract:
(EN) Disclosed is a semiconductor storage device such as a DRAM or the like wherein, in order to solve a row hammer problem, a row control circuit is provided which latches, as a victim address by a prescribed row address latch method, a target address when an active command for the semiconductor storage device is issued or a row address of a victim cell in which data in a memory cell is influenced by the target address, and refreshes the victim cell having the victim address through a prescribed refresh method, when a refresh command is issued.
(FR) L'invention concerne un dispositif de stockage à semi-conducteurs tel qu'une DRAM ou similaire, dans lequel, afin de résoudre un problème d'attaques répétées, un circuit de commande de rangée est prévu qui verrouille, en tant qu'adresse victime par un procédé de verrouillage d'adresse de rangée prescrite, une adresse cible lorsqu'une commande active pour le dispositif de stockage à semi-conducteurs est émise ou une adresse de rangée d'une cellule victime dans laquelle des données dans une cellule de mémoire sont influencées par l'adresse cible, et rafraîchit la cellule victime comportant l'adresse victime par l'intermédiaire d'un procédé de rafraîchissement prescrit, lorsqu'une commande de rafraîchissement est émise.
(JA) DRAMなどの半導体記憶装置において、ロウハンマー問題を解決するために、半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、所定のロウアドレスラッチ方法によりビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時に所定のリフレッシュ方法でリフレッシュするロウ制御回路を備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)