Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025762) COUNTER INTEGRITY TREE FOR MEMORY SECURITY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025762 International Application No.: PCT/GB2018/052094
Publication Date: 07.02.2019 International Filing Date: 25.07.2018
IPC:
G06F 21/79 (2013.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
21
Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
70
Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
78
to assure secure storage of data
79
in semiconductor storage media, e.g. directly-addressable memories
Applicants:
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
Inventors:
RAMRAKHYANI, Prakash S.; US
AVANZI, Roberto; DE
ELSASSER, Wendy Arnott; US
Agent:
BERRYMAN, Robert; GB
Priority Data:
15/668,32203.08.2017US
15/892,77009.02.2018US
Title (EN) COUNTER INTEGRITY TREE FOR MEMORY SECURITY
(FR) ARBRE D’INTÉGRITÉ DE COMPTEUR POUR LA SÉCURITÉ DE MÉMOIRE
Abstract:
(EN) A counter integrity tree for memory security includes at least one split-counter node specifying at least two counters each defined as a combination of a major count value shared between the at least two counters and a respective minor count value specified separately for each of the at least two counters. This increases the number of child nodes which can be provided per parent node of the tree, and hence reduces the number of tree levels that have to be traversed in a tree covering a given size of memory region. The minor counter size can be varied dynamically by allocating nodes in a mirror counter integrity tree for accommodating larger minor counters which do not fit in the corresponding node of the main counter integrity tree.
(FR) La présente invention concerne un arbre d’intégrité de compteur destiné à la sécurité de mémoire, qui comprend au moins un nœud de compteur divisé qui spécifie au moins deux compteurs définis chacun comme une combinaison d’une valeur de comptage majeur partagée entre lesdits au moins deux compteurs et d’une valeur de comptage mineure respective spécifiée séparément pour chacun desdits au moins deux compteurs. Cela augmente le nombre de nœuds enfants par nœud parent de l’arbre qui peuvent être fournis, et réduit par conséquent le nombre de niveaux d’arbre qui doivent être traversés dans un arbre couvrant une taille donnée d’une région de mémoire. On peut faire varier dynamiquement la taille de compteur mineure en attribuant des nœuds dans un arbre d’intégrité de compteur miroir qui reçoit des compteurs mineurs plus gros qui n’entrent pas dans le nœud correspondant de l’arbre d’intégrité de compteur principal.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)