Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025586) SLEW-LIMITED OUTPUT DRIVER CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025586 International Application No.: PCT/EP2018/071117
Publication Date: 07.02.2019 International Filing Date: 03.08.2018
IPC:
H03K 19/00 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
19
Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Applicants:
RACYICS GMBH [DE/DE]; Bergstr. 56 01069 Dresden, DE
Inventors:
HENKER, Stephan; DE
DIETRICH, Monika; DE
Agent:
ADLER, Peter; DE
Priority Data:
10 2017 117 778.704.08.2017DE
Title (EN) SLEW-LIMITED OUTPUT DRIVER CIRCUIT
(FR) CIRCUIT D'ATTAQUE DE SORTIE À VITESSE DE BALAYAGE LIMITÉE
Abstract:
(EN) The invention relates to a slew-limited output driver circuit. The object of the invention to find a circuitry that allows a flexible setting of the slew-rate of an integrated circuit, with only a small footprint and latency, and which allows realizing different driver modes without additional components integrated protection against ESD and short circuit will be solved by a slew-limited output driver circuit comprising a switchable current mirror (P1, P2, respectively N1, N2) providing an output current equal to an input current, wherein the current mirror (P1, P2, respectively N1, N2) is controlled by means of an additional switch (P3, respectively N3), which is switched in response to control signals (prectl, fbe) and/or an output current level (PAD) of the output driver circuit, whereas adjustable operating modes of the slew-limited output driver circuit are realized by the control signals.
(FR) Cette invention concerne un circuit d'attaque de sortie à vitesse de balayage limitée. L'objectif de l'invention est de concevoir un circuit permettant un réglage flexible de la vitesse de balayage d'un circuit intégré, avec un encombrement réduit et une faible latence, et qui permette de réaliser différents modes de pilotage sans composants supplémentaires de protection contre les décharges électrostatiques et le court-circuit. Plus particulièrement, l'invention concerne un circuit d'attaque de sortie à vitesse de balayage limitée comprenant un miroir de courant commutable (P1, P2, respectivement N1, N2) fournissant un courant de sortie égal à un courant d'entrée, le miroir de courant (P1, P2, respectivement N1, N2) étant commandé au moyen d'un commutateur supplémentaire (P3, respectivement N3), qui est commuté en réponse à des signaux de commande (prectl, fbe) et/ou à un niveau de courant de sortie (PAD) du circuit d'attaque de sortie, tandis que des modes de fonctionnement réglables du circuit d'attaque de sortie à vitesse de balayage limitée sont obtenus par les signaux de commande.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)