Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025206) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR CHIP
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025206 International Application No.: PCT/EP2018/069724
Publication Date: 07.02.2019 International Filing Date: 20.07.2018
IPC:
H01L 33/38 (2010.01) ,H01L 31/02 (2006.01) ,H01L 31/0224 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33
Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
36
characterised by the electrodes
38
with a particular shape
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
31
Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
02
Details
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
31
Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
02
Details
0224
Electrodes
Applicants:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Inventors:
KOPP, Fabian; MY
MOLNAR, Attila; MY
Agent:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Priority Data:
10 2017 117 645.403.08.2017DE
Title (EN) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR CHIP
(FR) PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION D'UNE PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE
(DE) OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Abstract:
(EN) The invention relates to an optoelectronic semiconductor chip (1) having a semiconductor layer sequence (2) with a first semiconductor layer (21), a second semiconductor layer (22) and an active area (20) provided between the first semiconductor layer and the second semiconductor layer for generating and/or capturing radiation, wherein - in the semiconductor layer sequence, a first trench structure (3) is formed, the first trench structure penetrating through the second semiconductor layer and the active area and is defined in the lateral direction by a first lateral surface (301) and a second side surface (302); in the semiconductor layer sequence a second trench structure (4) is formed, the second trench structure projecting into the first semiconductor layer and when viewed from above, extends on to the semiconductor chip at least in places between the first lateral surface of the first trench structure, and the second lateral surface of the first trench structure; and the semiconductor chip comprises a first contact finger structure (5) which is electrically conductively connected in the second trench structure to the first semiconductor layer. The invention also relates to an optoelectronic semiconductor chip.
(FR) L'invention concerne une puce semi-conductrice optoélectronique (1) pourvue d'une suite de couches semi-conductrices (2) comportant une première couche semi-conductrice (21), une deuxième couche semi-conductrice (22) et une zone active (20) disposée entre la première couche semi-conductrice et la deuxième couche semi-conductrice et destinée à produire et/ou recevoir un rayonnement, - une première structure de tranchée (3) étant réalisée dans la suite de couches semi-conductrices, la première structure de tranchée traversant la deuxième couche semi-conductrice et la zone active et étant délimitée dans la direction latérale par une première surface latérale (301) et une deuxième surface latérale (302) ; - une deuxième structure de tranchée (4) étant réalisée dans la suite de couches semi-conductrices, la deuxième structure de tranchée saillant dans la première couche semi-conductrice et s'étendant au moins par endroits entre la première surface latérale de la première structure de tranchée et la deuxième surface latérale de la première structure de tranchée dans une vue de dessus sur la puce semi-conductrice ; et - la puce semi-conductrice présentant une première structure de doigt de contact (5) en liaison électriquement conductrice à la première couche semi-conductrice dans la deuxième structure de tranchée. L'invention concerne également un procédé de fabrication d'une puce semi-conductrice optoélectronique.
(DE) Es wird ein optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordneten und zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20) angegeben, wobei - in der Halbleiterschichtenfolge eine erste Grabenstruktur (3) ausgebildet ist, wobei die erste Grabenstruktur die zweite Halbleiterschicht und den aktiven Bereich durchdringt und in lateraler Richtung durch eine erste Seitenfläche (301) und eine zweite Seitenfläche (302) begrenzt ist; - in der Halbleiterschichtenfolge eine zweite Grabenstruktur (4) ausgebildet ist, wobei die zweite Grabenstruktur in die erste Halbleiterschicht hineinragt und in Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur verläuft; und - der Halbleiterchip eine erste Kontaktfingerstruktur (5) aufweist, die in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)