Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025152) ANALOG-TO-DIGITAL CONVERTER CIRCUIT AND METHOD FOR ANALOG-TO-DIGITAL CONVERSION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025152 International Application No.: PCT/EP2018/068953
Publication Date: 07.02.2019 International Filing Date: 12.07.2018
IPC:
H03M 1/56 (2006.01) ,H04N 5/357 (2011.01) ,H03M 1/06 (2006.01) ,H03M 1/12 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
50
with intermediate conversion to time interval
56
Input signal compared with linear ramp
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
357
Noise processing, e.g. detecting, correcting, reducing or removing noise
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
06
Continuously compensating for, or preventing, undesired influence of physical parameters
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
Applicants:
AMS INTERNATIONAL AG [CH/CH]; Rietstrasse 4 8640 Rapperswil, CH
Inventors:
RODRIGUES, Rodolfo; PT
SANTOS, Flavio; PT
Agent:
(ASSOCIATION NO. 175;) EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Priority Data:
17183983.031.07.2017EP
Title (EN) ANALOG-TO-DIGITAL CONVERTER CIRCUIT AND METHOD FOR ANALOG-TO-DIGITAL CONVERSION
(FR) CIRCUIT CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE ET PROCÉDÉ DE CONVERSION ANALOGIQUE-NUMÉRIQUE
Abstract:
(EN) In an embodiment an analog-to-digital converter circuit has an input (20) for receiving at least a first analog signal level (Sin), a ramp generator (RG) adapted to provide a ramp signal (Srmp) having a constant and adjustable starting level (Vrst) which splits into a first section (P1) which is rising and a second section (P2) which is falling concurrently to the first section's (P1) rising, wherein the starting level (Vrst) lies within an input range of the analog-to-digital converter circuit, a comparison unit (CMP) which is coupled by its first input to the input (20) of the analog-to-digital converter circuit and is coupled by its second input in a switchable manner to the ramp generator (RG), a counter (CNT) which is coupled to a control unit (CTL), and the control unit (CTL) which is coupled to an output of the comparison unit (CMP), wherein the control (CTL) unit is prepared to enable the counter (CNT) depending on a comparison of the ramp signal (Srmp) with the first analog signal level (Sin) and to determine a digital value (Dv) as a function of a count (Ct) of the counter (CNT) reached at an intersection point of the ramp signal (Vramp) with at least the first analog signal level (Sin).
(FR) La présente invention concerne, selon un mode de réalisation, un circuit convertisseur analogique-numérique comprenant une entrée (20) pour recevoir au moins un premier niveau de signal analogique (Sin), un générateur de rampe (RG) conçu pour fournir un signal de rampe (Srmp) ayant un niveau de départ (Vrst) constant et réglable qui se divise en une première section (P1) qui est montante et une seconde section (P2) qui est descendante en même temps que la montée de la première section (P1), le niveau de départ (Vrst) étant situé dans une plage d'entrée du circuit convertisseur analogique-numérique, une unité de comparaison (CMP) qui est couplé par sa première entrée à l'entrée (20) du circuit convertisseur analogique-numérique et est couplée par sa seconde entrée d'une manière commutable au générateur de rampe (RG), un compteur (CNT) qui est couplé à une unité de commande (CTL), et l'unité de commande (CTL) qui est couplée à une sortie de l'unité de comparaison (CMP), l'unité de commande (CTL) étant préparée pour activer le compteur (CNT) en fonction d'une comparaison du signal de rampe (Srmp) avec le premier niveau de signal analogique (Sin) et pour déterminer une valeur numérique (Dv) en fonction d'un comptage (Ct) du compteur (CNT) atteint à un point d'intersection du signal de rampe (vramp) avec au moins le premier niveau de signal analogique (Sin).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)