Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025141) A METHOD AND A CIRCUIT FOR ADAPTIVE REGULATION OF BODY BIAS VOLTAGES CONTROLLING NMOS AND PMOS TRANSISTORS OF AN IC
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025141 International Application No.: PCT/EP2018/068749
Publication Date: 07.02.2019 International Filing Date: 11.07.2018
IPC:
G06F 17/50 (2006.01) ,G01R 31/28 (2006.01) ,G05F 1/00 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
G PHYSICS
05
CONTROLLING; REGULATING
F
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
1
Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
Applicants:
RACYICS GMBH [DE/DE]; Bergstr. 56 01069 Dresden, DE
Inventors:
HÖPPNER, Sebastian; DE
WALTER, Dennis; DE
Agent:
ADLER, Peter; DE
Priority Data:
10 2017 117 745.004.08.2017DE
10 2017 117 772.804.08.2017DE
10 2017 119 111.922.08.2017DE
10 2017 125 203.727.10.2017DE
Title (EN) A METHOD AND A CIRCUIT FOR ADAPTIVE REGULATION OF BODY BIAS VOLTAGES CONTROLLING NMOS AND PMOS TRANSISTORS OF AN IC
(FR) PROCÉDÉ ET CIRCUIT DE RÉGULATION ADAPTATIVE DE TENSIONS DE POLARISATION DE CORPS SERVANT À COMMANDER DES TRANSISTORS NMOS ET PMOS D'UN CIRCUIT INTÉGRÉ
Abstract:
(EN) The invention discloses a method and a circuit for adaptive regulation of body bias voltages controlling nmos and pmos transistors of an integrated circuit. The object to provide a method and a circuit for adaptation of the switching speed and hence to find a trade-off between delay time and leakage current consumption of an integrated circuit during operation will be solved by a circuit comprising a digital circuit, a counter, a control unit and a charge pump, whereas a first ring oscillator monitor measures a period duration of nmos transistors and a second ring oscillator monitor measures a period duration of pmos transistors, wherein with a first closed control loop adaptively regulating the performance cn of the body bias controlled nmos transistors of the digital circuit by comparing the measured period duration of nmos dominated first ring oscillator monitor to a period duration of a reference clock and a second closed control loop adaptively regulating the performance cP of the body bias controlled pmos transistors of the digital circuit by comparing the measured period duration of pmos dominated second ring oscillator monitor to the period duration of the reference clock.
(FR) L'invention concerne un procédé et un circuit de régulation adaptative de tensions de polarisation de corps servant à commander des transistors NMOS et PMOS d'un circuit intégré. L'objectif de l'invention, qui est de réaliser un procédé et un circuit d'adaptation de la vitesse de commutation et donc de trouver un compromis entre le temps de retard et la consommation de courant de fuite d'un circuit intégré pendant le fonctionnement, est atteint par un circuit comprenant un circuit numérique, un compteur, une unité de commande et une pompe de charge, tandis qu'un premier dispositif de surveillance d'oscillateur en anneau mesure une durée de période de transistors NMOS et un deuxième dispositif de surveillance d'oscillateur en anneau mesure une durée de période de transistors PMOS, avec une première boucle de commande fermée qui régule de manière adaptative la performance cn des transistors NMOS commandés par polarisation de corps du circuit numérique par comparaison de la durée de période mesurée du premier dispositif de surveillance d'oscillateur en anneau dominé par NMOS à une durée de période d'une horloge de référence, et une deuxième boucle de commande fermée qui régule de manière adaptative les performances cP des transistors PMOS commandés par polarisation de corps du circuit numérique par comparaison de la durée de période mesurée du deuxième dispositif de surveillance d'oscillateur en anneau dominé par PMOS à la durée de période de l'horloge de référence.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)