Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025117) METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT, AND OPTOELECTRONIC COMPONENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025117 International Application No.: PCT/EP2018/068270
Publication Date: 07.02.2019 International Filing Date: 05.07.2018
IPC:
H01L 33/00 (2010.01) ,H01L 33/38 (2010.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33
Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33
Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
36
characterised by the electrodes
38
with a particular shape
Applicants:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Inventors:
OSZINDA, Thomas; MY
MOLNAR, Attila; MY
KOPP, Fabian; MY
Agent:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Priority Data:
10 2017 117 414.101.08.2017DE
Title (EN) METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT, AND OPTOELECTRONIC COMPONENT
(FR) PROCÉDÉ DE FABRICATION D’UN COMPOSANT OPTOÉLECTRONIQUE ET COMPOSANT OPTOÉLECTRONIQUE
(DE) VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUELEMENTS UND OPTOELEKTRONISCHES BAUELEMENT
Abstract:
(EN) The invention relates to a method for producing an optoelectronic component (100), comprising the following steps: A) providing a semiconductor layer sequence (1) on an auxiliary carrier (7), B) applying a first insulation layer (2) to the n-doped semiconductor layer (11) over the full surface, C) structuring the first insulation layer (11), D) applying a first metallization (4) for contacting the p-doped semiconductor layer (12) and a second metallization (5) for contacting the n-doped semiconductor layer (11) to the n-doped semiconductor layer (11) over the full surface such that the first and second metallizations (4, 5) are connected to each other, E) performing chemical-mechanical polishing of the first and second metallizations (4, 5) such that a planar surface (261) is produced and the two metallizations (4, 5) are spatially separated from each other, and F) applying a second insulation layer (3) for electrically insulating the first and second metallizations (4, 5), and subsequently structuring the second insulation layer (3).
(FR) L'invention concerne un procédé de fabrication d'un composant optoélectronique (100), qui comprend les étapes consistant à : A) préparer une succession de couches semi-conductrices (1) sur un support auxiliaire (7), B) appliquer une première couche d'isolation (2) sur toute la surface de la couche semi-conductrice dopée N (11), C) structurer la première couche d'isolation (11), D) appliquer une première métallisation (4) permettant la mise en contact de la couche semi-conductrice dopée P (12) et une deuxième métallisation (5) permettant la mise en contact de la couche semi-conductrice dopée N (11) sur toute la surface de la couche semi-conductrice dopée N (11), de telle sorte que les première et deuxième métallisations (4, 5) sont reliées l'une à l’autre ; E) procéder au polissage mécano-chimique de la première et de la deuxième métallisation (4, 5), de telle sorte qu'une surface plane (261) est produite et les deux métallisations (4, 5) sont spatialement séparées l'une de l'autre ; et F) appliquer une deuxième couche d’isolation (3) destinée à assurer l'isolation électrique des première et deuxième métallisations (4, 5) puis structurer la deuxième couche d’isolation (3).
(DE) Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten: A) Bereitstellen einer Halbleiterschichtenfolge (1) auf einen Hilfsträger (7), B) Aufbringen einer ersten Isolationsschicht (2) ganzflächig auf die n-dotierte Halbleiterschicht (11), C) Strukturieren der ersten Isolationsschicht (11), D) Aufbringen einer ersten Metallisierung (4) zur Kontaktierung der p-dotierten Halbleiterschicht (12) und einer zweiten Metallisierung (5) zur Kontaktierung der n-dotierten Halbleiterschicht (11) ganzflächig auf die n-dotierte Halbleiterschicht (11), so dass die erste und zweite Metallisierung (4, 5) miteinander verbunden sind, E) chemisch-mechanisches Polieren der ersten und der zweiten Metallisierung (4, 5), so dass eine planare Oberfläche (261) erzeugt wird und die beiden Metallisierungen (4, 5) räumlich voneinander separiert werden, und F) Aufbringen einer zweiten Isolationsschicht (3) zur elektrischen Isolation der ersten und zweiten Metallisierung (4, 5) und anschließendes Strukturieren der zweiten Isolationsschicht (3).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)