Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019025030) METHOD FOR CHARACTERIZATION OF STANDARD CELLS WITH ADAPTIVE BODY BIASING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/025030 International Application No.: PCT/EP2018/050947
Publication Date: 07.02.2019 International Filing Date: 16.01.2018
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
RACYICS GMBH [DE/DE]; Bergstr. 56 01069 Dresden, DE
Inventors:
WALTER, Dennis; DE
HÖPPNER, Sebastian; DE
EISENREICH, Holger; DE
Agent:
ADLER, Peter; DE
Priority Data:
10 2017 117 745.004.08.2017DE
10 2017 117 772.804.08.2017DE
10 2017 119 111.922.08.2017DE
10 2017 125 203.727.10.2017DE
Title (EN) METHOD FOR CHARACTERIZATION OF STANDARD CELLS WITH ADAPTIVE BODY BIASING
(FR) PROCÉDÉ DE CARACTÉRISATION DE CELLULES PRÉDÉFINIES PAR POLARISATION ADAPTATIVE APPLIQUÉE AU SUBSTRAT
Abstract:
(EN) The invention discloses a method for an improved characterization of standard cells in a circuit design process. The object of the invention to provide a method for compiling library files, which are used for the design process of cells in digital circuits, whereas the adaptive body biasing (ABB) can be considered during the design process,will be solved by using simulation results of a cell set,which is defined by a fabrication process P, a supply voltage VDDnom and an operating temperature T, comprising a data-set for a performance F of the cell set with F(VDD, T, VNW, VPW, Process(ss,tt,ff,sf,fs)) and a data-set for a hardware performance monitor value C with C(VDD, T VNW, VPW, Process(ss, tt, ff, sf, fs)) for a s-slow, t- typical and f-fast circuit property, whereas static deviations in the supply voltage VDDnom are considered by determining a reference performance F0 of a cell and a reference hardware performance monitor value C0 at the particular PVT corner, and a virtual regulation and adapting of body bias voltages of the cell set is performed such that said reference performance F0 of the cell or said reference hardware performance monitor value C0 will be reached at each PVT corner of said set of PVT corners and for compensating the static deviation in the supply voltage, and hence defining a set of PVTBB corners for each said PVT corner, and finally providing the results of characterizing the cell with adaptive body biasing in a library file.
(FR) L'invention concerne un procédé destiné à une meilleure caractérisation de cellules prédéfinies dans un processus de conception de circuit. L'objet de l'invention est de mettre en oeuvre un procédé de compilation de fichiers de bibliothèque, qui sont utilisés pour le processus de conception de cellules dans des circuits numériques, la polarisation adaptative appliquée au substrat (ABB), pouvant être considérée pendant le processus de conception, sera alors résolue en utilisant des résultats de simulation d'un ensemble de cellules, qui est défini par un processus de fabrication P, une tension d'alimentation VDDnom et une température de fonctionnement T, comprenant un ensemble de données pour une performance F de l'ensemble de cellules avec F(VDD, T, VNW, VPW, Process(ss,tt,ff,sf,fs)) et un ensemble de données pour une valeur de surveillance de performance de matériel C avec C(VDD, T VNW, VPW, Process(ss, tt, ff, sf, fs)) pour une propriété de circuit s-lent, t-typique et f-rapide, tandis que des écarts statiques dans la tension d'alimentation VDDnom sont considérés par détermination d'une performance de référence F0 d'une cellule et d'une valeur de surveillance de performance de matériel de référence C0 au niveau du coin PVT particulier, et une régulation et adaptation virtuelles de tensions de polarisation appliquées au substrat de l'ensemble de cellules sont effectuées de sorte que ladite performance de référence F0 de la cellule ou ladite valeur de surveillance de performance de matériel de référence C0 est atteinte à chaque coin PVT dudit ensemble de coins PVT et pour compenser l'écart statique dans la tension d'alimentation, et définissant ainsi un ensemble de coins PVTBB pour chaque coin PVT, et fournissant enfin les résultats de caractérisation de la cellule par une polarisation adaptative appliquée au substrat dans un fichier de bibliothèque.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)