Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019024917) SEMICONDUCTOR DEVICE, AND HIGH VOLTAGE DEVICE WITH SELF-ELECTROSTATIC DISCHARGE PROTECTION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/024917 International Application No.: PCT/CN2018/098511
Publication Date: 07.02.2019 International Filing Date: 03.08.2018
IPC:
H01L 23/60 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
58
Structural electrical arrangements for semiconductor devices not otherwise provided for
60
Protection against electrostatic charges or discharges, e.g. Faraday shields
Applicants:
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road Wuxi New District, Jiangsu 214028, CN
Inventors:
汪广羊 WANG, Guangyang; CN
Agent:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623, CN
Priority Data:
201710656774.303.08.2017CN
Title (EN) SEMICONDUCTOR DEVICE, AND HIGH VOLTAGE DEVICE WITH SELF-ELECTROSTATIC DISCHARGE PROTECTION
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF À HAUTE TENSION À AUTOPROTECTION CONTRE LES DÉCHARGES ÉLECTROSTATIQUES
(ZH) 一种半导体器件及实现自身静电放电保护的高压器件
Abstract:
(EN) A high voltage device with self-electrostatic discharge protection. The device comprises: a semiconductor substrate; a first N- well (201), a P- well (202), and a second N- well (209) formed in the semiconductor substrate; a first N+ ion implantation region (203) and a first isolation region (207) formed in the first N-well (201); a second N+ ion implantation region (204) and a P+ ion implantation region (205) adjacent to the second N+ ion implantation region (204) that are formed in the P-well (202); a third N+ ion implantation region (208) formed in the second N- well (209); and a second isolation region (210) formed in the semiconductor substrate, the second isolation region (210) covering a portion of the second N- well (209) and a portion of the P- well (202), wherein the second N+ ion implantation region (203), the P+ ion implantation region (205), and the third N+ ion implantation region (208) constitute an NPN-type BJT, and the electrostatic discharge protection is achieved by means of the BJT.
(FR) La présente invention concerne un dispositif à haute tension ayant une autoprotection contre les décharges électrostatiques. Le dispositif comporte : un substrat semi-conducteur ; un premier puits N (201), un puits P (202), et un second puits N (209) formés dans le substrat semi-conducteur ; une première région d'implantation d'ions N + (203) et une première région d'isolation (207) formées dans le premier puits N (201) ; une deuxième région d'implantation d'ions N + (204) et une région d'implantation d'ions P + (205) adjacente à la deuxième région d'implantation d'ions N + (204) qui sont formées dans le puits P (202) ; une troisième région d'implantation d'ions N + (208) formée dans le second puits N (209) ; une seconde région d'isolation (210) formée dans le substrat semi-conducteur, la seconde région d'isolation (210) recouvrant une partie du second puits N (209) et une partie du puits P (202), la deuxième région d'implantation d'ions N + (203), la région d'implantation d'ions P + (205), et la troisième région d'implantation d'ions N + (208) constituant un BJT de type NPN, et la protection contre les décharges électrostatiques étant obtenue au moyen du BJT.
(ZH) 一种实现自身静电放电保护的高压器件,包括:半导体衬底;形成于半导体衬底中的第一N-阱(201)、P-阱(202)和第二N-阱(209);形成于第一N-阱(201)中的第一N+离子注入区(203)和第一隔离区(207);形成于P-阱(202)中的第二N+离子注入区(204)和紧贴第二N+离子注入区(204)的P+离子注入区(205);形成于第二N-阱(209)中的第三N+离子注入区(208);形成于半导体衬底中的第二隔离区(210),所述第二隔离区(210)覆盖部分第二N-阱(209)和部分P-阱(202),其中,第二N+离子注入区(203)、P+离子注入区(205)和第三N+离子注入区(208)构成NPN型BJT,通过所述BJT实现所述静电放电保护。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)