Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019024887) PIXEL UNIT CIRCUIT, DRIVE METHOD, PIXEL CIRCUIT AND DISPLAY APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/024887 International Application No.: PCT/CN2018/098256
Publication Date: 07.02.2019 International Filing Date: 02.08.2018
IPC:
G09G 3/3258 (2016.01)
[IPC code unknown for G09G 3/3258]
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors:
玄明花 XUAN, Minghua; CN
陈小川 CHEN, Xiaochuan; CN
杨盛际 YANG, Shengji; CN
Agent:
北京银龙知识产权代理有限公司 DRAGON INTELLECTUAL PROPERTY LAW FIRM; 中国北京市 海淀区西直门北大街32号院枫蓝国际中心2号楼10层 10F, Bldg.2 Maples International Center No.32 Xizhimen North Street, Haidian District Beijing 100082, CN
Priority Data:
201710655886.703.08.2017CN
Title (EN) PIXEL UNIT CIRCUIT, DRIVE METHOD, PIXEL CIRCUIT AND DISPLAY APPARATUS
(FR) CIRCUIT D'UNITÉ DE PIXEL, PROCÉDÉ D'ATTAQUE, CIRCUIT DE PIXEL ET APPAREIL D'AFFICHAGE
(ZH) 像素单元电路、驱动方法、像素电路和显示装置
Abstract:
(EN) A pixel unit circuit, a drive method, a pixel circuit and a display apparatus. The pixel unit circuit comprises a light-emitting element (EL), a drive transistor (DTFT), a data write-in circuit (11) and a storage capacitor circuit (12). The data write-in circuit (11) is respectively connected to a data line (Data), a gate line (Gate) and a gate electrode of the drive transistor (DTFT), for controlling, under the control of the gate line (Gate), the conduction or disconnection of the connection between the data line and the gate electrode of the drive transistor (DTFT); a first end of the storage capacitor circuit (12) is connected to the gate electrode of the drive transistor (DTFT), and a second end of the storage capacitor circuit (12) is connected to a reference voltage input end (Vref); and a second end of the light-emitting element (EL) is connected to a low level input end (VSS).
(FR) L'invention porte sur un circuit d'unité de pixel, sur un procédé d'attaque, sur un circuit de pixel et sur un appareil d'affichage. Le circuit d'unité de pixel comprend un élément électroluminescent (EL), un transistor d'attaque (DTFT), un circuit d'écriture de données (11) et un circuit de condensateur de stockage (12). Le circuit d'écriture de données (11) est raccordé respectivement à une ligne de données (Données), à une ligne de grille (Grille) et à une électrode de grille du transistor d'attaque (DTFT), pour commander, sous le contrôle de la ligne de grille (Grille), la conduction ou la déconnexion de la connexion entre la ligne de données et l'électrode de grille du transistor d'attaque (DTFT) ; une première extrémité du circuit de condensateur de stockage (12) est raccordée à l'électrode de grille du transistor d'attaque (DTFT) et une seconde extrémité du circuit de condensateur de stockage (12) est raccordée à une extrémité d'entrée de tension de référence (Vref) ; et une seconde extrémité de l'élément électroluminescent (EL) est raccordée à une extrémité d'entrée de bas niveau (VSS).
(ZH) 一种像素单元电路、驱动方法、像素电路和显示装置。像素单元电路包括发光元件(EL)、驱动晶体管(DTFT)、数据写入电路(11)和存储电容电路(12);数据写入电路(11)分别与数据线(Data)、栅线(Gate)和驱动晶体管(DTFT)的栅极连接,用于在栅线(Gate)的控制下,控制导通或断开数据线与驱动晶体管(DTFT)的栅极之间的连接;存储电容电路(12)的第一端与驱动晶体管(DTFT)的栅极连接,存储电容电路(12)的第二端与参考电压输入端(Vref)连接;发光元件(EL)的第二端与低电平输入端(VSS)连接。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)