Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019024760) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18  

附图

1A   1B   2   3   4   5A   5B   6   7   8   9A   9B   10  

说明书

发明名称 : 像素电路、其制造方法及显示装置

技术领域

[0001]
本公开的实施例涉及一种像素电路、其制造方法以及显示装置。

背景技术

[0002]
有机发光二极管(Organic Light Emitting Diode,OLED)显示器具有主动发光、对比度高、响应速度快、轻薄等诸多优点,成为主要的新一代显示器之一。其工作原理是通过像素电路向阳极和阴极施加适当的电压,而使得位于阳极和阴极之间的有机发光层发光,从而显示图像。
[0003]
薄膜晶体管(Thin-film Transistor,TFT)是像素电路中重要的器件,器件的结构及制作工艺都极大地影响着薄膜晶体管的性能。
[0004]
发明内容
[0005]
本公开的实施例提供一种像素电路,包括基板以及设置于所述基板上的第一薄膜晶体管、第二薄膜晶体管,其中,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的栅极彼此电性连接,且同层设置于所述基板上。
[0006]
本公开的实施例还提供一种上述像素电路的制造方法,包括:提供基板;在所述基板上形成第一薄膜晶体管和第二薄膜晶体管,其中,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,通过在所述基板上形成第一金属层并对所述第一金属层图案化形成彼此电性连接且同层设置的所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极。
[0007]
本公开的实施例还提供一种显示装置,包括如上所述的像素电路。

附图说明

[0008]
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实 施例,而非对本公开的限制。
[0009]
图1A是一种2T1C像素电路的示意图;图1B是另一种2T1C像素电路的示意图。
[0010]
图2是本公开实施例提供的像素电路的剖面结构示意图。
[0011]
图3是本公开实施例提供的像素电路的等效电路图。
[0012]
图4是本公开实施例提供的变更实施例的剖面结构示意图。
[0013]
图5A、图5B、图6-图8、图9A和图9B是根据本公开实施例的像素电路的阵列基板的示例性制造方法的各步骤的剖面示意图。
[0014]
图10是本公开实施例提供的有机发光二极管显示装置的示意图。

具体实施方式

[0015]
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
[0016]
除非另外定义,此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
[0017]
OLED显示装置通常包括多个按阵列排列的像素单元,每个像素单元包 括多个子像素,每个子像素包括像素驱动电路和OLED器件,像素驱动电路配置为基于数据信号驱动OLED发出预定强度的光。像素驱动电路通常包括2T1C像素电路,即利用两个TFT和一个存储电容Cs来实现驱动OLED发光的基本功能,其中,一个TFT为开关晶体管,主要起开关作用,控制数据信号的传输;另一个TFT为驱动晶体管,主要起驱动作用,为作为OLED器件的阴极或阳极的像素电极提供驱动电流。图1A和图1B分别示出了两种2T1C像素电路的示意图。
[0018]
如图1A所示,一种2T1C像素驱动电路包括开关晶体管T1、驱动晶体管T2以及存储电容Cs。例如,该开关晶体管T1和驱动晶体管T2均为N型TFT。开关晶体管T1的栅极连接栅线(扫描线)以接收扫描信号(Vscan),漏极连接到数据线以接收数据信号(Vdata),源极连接到驱动晶体管T2的栅极;驱动晶体管T2的漏极连接到第一电源端(Vdd,高压端),源极连接到OLED的正极端;存储电容Cs的一端连接到开关晶体管T1的源极以及驱动晶体管T2的栅极,另一端连接到驱动晶体管T2的漏极以及第一电源端;OLED的负极连接到第二电源端(Vss,低压端),例如接地。该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过栅线施加扫描信号Vscan以开启开关晶体管T1时,数据驱动电路通过数据线送入的数据电压(Vdata)将经由开关晶体管T1对存储电容Cs充电,由此将数据电压存储在存储电容Cs中,且此存储的数据电压控制驱动晶体管N1的导通程度,由此控制流过驱动晶体管以驱动OLED发光的电流大小,即此电流决定该像素发光的灰阶。
[0019]
如图1B所示,另一种2T1C像素驱动电路包括开关晶体管T1、驱动晶体管T2以及存储电容Cs,但是其连接方式略有改变。更具体而言,图1B的像素电路相对于图1A的变化之处包括:OLED的正极端连接到第一电源端(Vdd,高压端)而负极端连接到驱动晶体管T2的漏极,驱动晶体管T2的源极连接到第二电源端(Vss,低压端),例如接地。存储电容Cs的一端连接到开关晶体管T1的源极以及驱动晶体管T2的栅极,另一端连接到驱动晶体管T2的源极以及第二电源端。该2T1C像素电路的工作方式基本上与图1A所示的像素电路基本相同,这里不再赘述。
[0020]
例如,在上述2T1C的基础上,为了补偿例如驱动晶体管的阈值漂移、 电源线电阻导致的压降等,像素驱动电路可以进一步包括补偿电路,该补偿电路包括内部补偿电路或外部补偿电路,补偿电路可以包括晶体管、电容等。根据需要,像素驱动电路还可以包括复位电路、感测电路等。这里不再赘述。
[0021]
薄膜晶体管的性能很大程度取决于其结构。薄膜晶体管的基本结构包括顶栅型结构和底栅型结构。通常顶栅型结构的薄膜晶体管具有较小的寄生电容从而能具有更快的开启速度,底栅型结构的薄膜晶体管具有较大的开态电流和电学稳定性能。局限于工艺技术,例如对于上述2T1C像素电路的制作工艺中,开关晶体管和驱动晶体管通常采用相同的结构,而很难将两种结构同时制作于同一基板上以兼具二者优点。
[0022]
本公开的至少一个实施例提供一种像素电路、其制造方法及应用该像素电路的有机发光二极管显示装置,该像素电路采用顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,结合两种晶体管结构的优势,使得像素电路既能具有较快的开关速度,又能具有较大的驱动电流,从而提高了显示装置的显示性能。在至少一个实施例中,可以在同一工艺中同时形成该像素电路的顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,工艺易于实现且节约成本。
[0023]
本公开实施例提供一种像素电路,包括基板以及设置于所述基板上的第一薄膜晶体管、第二薄膜晶体管,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的栅极彼此电性连接,且同层设置于所述基板上。
[0024]
本公开的另一个实施例还提供一种显示装置,其包括上述像素电路。
[0025]
本公开的再一个实施例还提供一种像素电路的制造方法,其包括:提供基板;在所述基板上形成第一薄膜晶体管和第二薄膜晶体管,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,通过在所述基板上形成第一金属层并对所述第一金属层图案化形成彼此电性连接且同层设置的所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极。
[0026]
在本公开之中表述“同层设置”指代例如两个结构/图案由同一材料层通过一道构图工艺形成从而位于同一层,而非限定它们位于同一水平面 上。
[0027]
以下将结合附图对本公开实施例提供的像素电路、其制造方法以及显示装置进行详细说明,以使得本公开实施例的技术方案更加清楚。
[0028]
请参阅图2,图2为本公开一实施例的像素电路10的剖面结构示意图。像素电路10可应用于OLED显示装置,例如对应于2T1C像素驱动电路或包括2T1C单元的其他像素驱动电路。如图2所示,像素电路10包括基板100,其上定义一第一区域和第二区域,第一薄膜晶体管11设置于基板100上且位于该第一区域中,第二薄膜晶体管12设置于基板100上且位于该第二区域中。
[0029]
第一薄膜晶体管11为顶栅结构,其包括依次层叠设置于基板100上的第一极211、缓冲层311、有源层410、栅极绝缘层511及第二极611、栅极612。有源层410包括第一区411、第二区412以及位于第一区411与第二区412之间的沟道区413。栅极绝缘层511位于沟道区413的上方且覆盖沟道区413;第一区411和第二区412未被栅极绝缘层511覆盖,第一区填充过孔301并与第一极211接触,第二区412与第二极611接触。
[0030]
第二薄膜晶体管12为底栅结构,其包括依次层叠设置于基板100上的栅极212、栅极绝缘层312、有源层414、刻蚀阻挡层512、第一极613和第二极614。有源层414包括第一区415、第二区416以及位于第一区415与第二区416之间的沟道区417。刻蚀阻挡层512位于沟道区417的上方且覆盖沟道区417;第一区415和第二区416未被刻蚀阻挡层512覆盖,第一区415和第二区416分别与上方的第一极613和第二极614接触。
[0031]
第一薄膜晶体管11和第二薄膜晶体管12为在同一工艺流程中形成,这在下文会有详细描述。第一薄膜晶体管11的第一极211与第二薄膜晶体管的栅极212彼此电性连接,且同层设置于基板100上。第一薄膜晶体管11的缓冲层311和第二薄膜晶体管12的栅极绝缘层312同层设置。第一薄膜晶体管11的有源层410与第二薄膜晶体管12的有源层414同层设置。第一薄膜晶体管11的栅极绝缘层511和第二薄膜晶体管12的刻蚀阻挡层512同层设置。第一薄膜晶体管11的第二极611与栅极612、第二薄膜晶体管12的第一极613与第二极614同层设置。
[0032]
进一步地,像素电路10还可包括设置于基板100上的电容13,电容13包括第一电极131、第二电极132以及设置于第一电极131和第二电极132之间的介质层133。电容13的第一电极131与第一薄膜晶体管11的第一极211及第二薄膜晶体管12的栅极212同层设置于基板100上,且彼此电性连接。电容13的第二电极132与第一薄膜晶体管11的栅极612和第二极611、第二薄膜晶体管12的第一极613和第二极614同层设置,且电容13的第二电极132与第二薄膜晶体管12的第一极613与电性相连。电容13的介质层133与第一薄膜晶体管11的缓冲层311、第二薄膜晶体管12的栅极绝缘层312同层设置。
[0033]
进一步地,像素电路10还可包括设置于第一薄膜晶体管11和第二薄膜晶体管12之上的钝化层700及设置于钝化层700之上的像素电极141,像素电极141与第二薄膜晶体管12通过过孔701电性连接。
[0034]
之后,在像素电极141上形成OLED器件,该OLED器件包括叠层结构,该叠层结构包括阴极、阳极以及位于阴极和阳极之间的有机发光层。此外,该叠层结构还可以包括例如空穴注入层、空穴传输层、电子注入层、电子传输层等功能层。像素电极141可以为阴极或阳极,或者可以与阴极或阳极电连接。因此,像素电极141可以选择适当的导电材料制备,例如透明导电材料(氧化铟锡(ITO)等)或金属材料(例如铝或铝合金等)。此外,该OLED器件可以为顶发射型、底发射型或双面发射型等。
[0035]
在本实施例中,像素电极141与第二薄膜晶体管12的第一极613电性连接,其等效电路如图3所示,其中第一薄膜晶体管11、第二薄膜晶体管12以及电容13分别对应图中的第一薄膜晶体管T1、第二薄膜晶体管T2以及存储电容Cs。以下将结合图3、并以第一薄膜晶体管T1和第二薄膜晶体管T2均为N型管,第一极为源极、第二极为漏极为例说明像素电路10的工作原理。
[0036]
如图3所示,第一薄膜晶体管T1的栅极连接栅线(扫描线)以接收扫描信号(Vscan),漏极连接到数据线以接收数据信号(Vdata),源极连接到第二薄膜晶体管T2的栅极;第二薄膜晶体管T2的漏极连接到第一电源端(Vdd,高压端),源极连接到像素电极,也就是OLED的正极端;存储电容Cs的第一电极连接到第一薄膜晶体管T1的源极以及第二薄膜晶体管T2 的栅极,第二电极连接到第二薄膜晶体管T2的源极以及像素电极;OLED的负极端连接到第二电源端(Vss,低压端),例如接地。例如,根据需要,像素电极还可以与外部的补偿电路相连(图未示),该补偿电路在存储电容Cs开始充电之前维持像素电极处于低电位。该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过栅线施加扫描信号Vscan以开启第一薄膜晶体管T1时,数据驱动电路通过数据线送入的数据电压(Vdata)将经由第一薄膜晶体管T1对存储电容Cs充电,由此将数据电压存储在存储电容Cs中,且此存储的数据电压控制第二薄膜晶体管T1的导通程度,由此控制流过第二薄膜晶体管T1以驱动OLED发光的电流大小,即此电流决定该像素发光的灰阶。
[0037]
在另一个示例中,像素电极141可与第二薄膜晶体管12的第二极614电性连接,如图4所示。此时,像素电路10的等效电路即图1A中的电路。其工作原理不再赘述。
[0038]
例如,第一薄膜晶体管11可为N型薄膜晶体管,也可为P型薄膜晶体管。第二薄膜晶体管12可为N型薄膜晶体管,也可为P型薄膜晶体管。第一薄膜晶体管11的第一极211可为源极或漏极,那么第二极611相应地可为漏极或源极,第一区411相应地为源极区或漏极区,第二区413相应地为漏极区或源极区。第二薄膜晶体管12的第一极613可为源极或漏极,那么第二极614相应地可为漏极或源极,第一区415相应地为源极区或漏极区,第二区416相应地为漏极区或源极区。
[0039]
例如,第一薄膜晶体管11的有源层410与第二薄膜晶体管12的有源层414包括但不限于硅基材料(非晶硅a-Si,多晶硅p-Si等)、金属氧化物半导体(a-IGZO,ZnO,ZnON,IZTO等)以及有机物材料(六噻吩,聚噻吩等)。
[0040]
例如,第一薄膜晶体管11的栅极612、第一极211、第二极611及第二薄膜晶体管12的栅极212、第一极613、第二极614、电容13的第一电极131和第二电极132的材料包括但不限于常用的电极材料如Ag,Cu,Al,Mo等,或多层金属如MoNb/Cu/MoNb等,或上述各种材料的合金如AlNd,MoNb等。
[0041]
例如,第一薄膜晶体管11的第一区411和第二区412可以是经过导体化处理的导体,第一区411与第一极211接触而直接形成电连接,该结构具有如下优点:有效减小第一薄膜晶体管11的寄生电容从而提高电路的充电速度;降低有源层414与第一区411及第二区412的接触电阻,从而提高第一薄膜晶体管11的载流子迁移率;有效节省版图面积,提高像素的开口率。同样地,第二薄膜晶体管12的第一区415和第二区416也可以是经过导体化处理的导体从而降低有源层414与第一区415和第二区416的接触电阻,从而提高第二薄膜晶体管12的载流子迁移率。
[0042]
例如,第一薄膜晶体管11的栅极绝缘层511、缓冲层311及第二薄膜晶体管12的栅极绝缘层312、刻蚀阻挡层512、电容13的介质层133的材料包括但不限于常规的介质材料,如SiOx、SiNx、SiON等介质材料,或各种有机绝缘材料,或High k材料如AlOx,HfOx,TaOx等。
[0043]
例如,基板100可以为可弯曲的柔性基板,例如,各种塑料膜,如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(polyether sulfone,PES)、聚碳酸酯(Polycarbonate,PC)或聚酰亚胺(PI)及其衍生物等制成的基板。或者,基板100可以刚性基板,例如,玻璃基板、不锈钢基板等。
[0044]
本公开实施例及其变更实施例提供的像素电路,采用顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,结合两种结构的优势,使得像素电路既能具有较快的开关速度,又能具有较大的驱动电流,从而提高了显示装置的显示性能。同时,第二薄膜晶体管为底栅型结构,具有遮光作用,可以改善NBTIS(Negative Bias Thermal Illumination Stress)测试中光照造成的薄膜晶体管显示不均的问题,从而降低像素补偿电路的补偿难度。
[0045]
本公开的一实施例提供了上述像素电路的制造方法,该方法至少包括:提供基板;在所述基板上形成第一薄膜晶体管和第二薄膜晶体管,其中,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,通过在所述基板上形成第一金属层并对所述第一金属层图案化形成彼此电性连接且同层设置的所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极。
[0046]
以下结合图5A-图9B对本公开实施例提供的像素电路的示例性制造方 法进行描述。
[0047]
步骤S51,提供基板100,对基板100进行清洗和干燥。基板100可以为可弯曲的柔性基板,例如,各种塑料膜,如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(polyether sulfone,PES)、聚碳酸酯(Polycarbonate,PC)或聚酰亚胺(PI)及其衍生物等制成的基板。或者,基板100可以刚性基板,例如,玻璃基板、不锈钢基板等。在基板100上定义出第一区域、第二区域及第三区域,分别对应第一薄膜晶体管11、第二薄膜晶体管12和电容13。
[0048]
步骤S52,如图5A所示,在基板100上形成第一金属层200并利用第一构图工艺对该第一金属层200进行图案化处理,从而分别在第一区域、第二区域及第三区域形成彼此电性连接的第一薄膜晶体管11的第一极211、第二薄膜晶体管12的栅极212及电容的第一电极131。第一金属层200经图案化处理后的平面图如图5B所示,从图中可看出,第一薄膜晶体管11的第一极211、第二薄膜晶体管12的栅极212及电容的第一电极131彼此电性连接。图5B所示为示例性形成的图案,图5A为出于方便描述和展示的考虑绘制的示意图,二者在尺寸和形状上并不一一对应。
[0049]
步骤S53,如图6所示,在第一金属层200上形成第一绝缘层300并利用第二构图工艺对第一绝缘层300进行图案化以形成过孔301并露出至少部分的所述第一薄膜晶体管11的第一极211。这样形成了第一薄膜晶体管11的缓冲层311、第二薄膜晶体管12的栅极绝缘层312及电容13的介质层133。
[0050]
例如,在形成第一绝缘层300时可以采用化学气相淀积(PECVD)工艺,并对该工艺进行优化,以获得界面陷阱缺陷态密度较低的栅极绝缘层312,同时由于质量得以提高,第一绝缘层300的厚度可以适当降低,如此可以有效增大电容13的电容值,提高显示性能。
[0051]
步骤S54,如图6所示,在第一绝缘层300上形成半导体层400并利用第三构图工艺对半导体层400进行图案化处理以形成第一薄膜晶体管11的有源层410和第二薄膜晶体管12的有源层414,其中,第一薄膜晶体管11的有源层410填充过孔301并与第一薄膜晶体管11的第一极211的裸露部分接触。例如,半导体层400的材料包括但不限于硅基材料(a-Si,p-Si 等)、金属氧化物半导体(a-IGZO,ZnON,IZTO等)、以及有机物材料(六噻吩,聚噻吩等)等。
[0052]
步骤S55,如图7所示,在半导体层400上形成第二绝缘层500并利用第四构图工艺对第二绝缘层500进行图案化处理以在第一薄膜晶体管11的有源层410上形成栅极绝缘层511、在第二薄膜晶体管12的有源层414上形成刻蚀阻挡层512以及形成电容13的介质层133。例如,第一薄膜晶体管11的栅极绝缘层511覆盖部分的有源层410,第二薄膜晶体管12的刻蚀阻挡层512覆盖部分的有源层414。
[0053]
步骤S56,如图8所示,在第二绝缘层500上形成第二金属层600并利用第五构图工艺对第二金属层600进行图案化处理以形成第一薄膜晶体管11的第二极611和栅极612、第二薄膜晶体管12的第一极613和第二极614以及电容13的第二电极132。例如,第一薄膜晶体管11的第二极611位于其栅极绝缘层511远离其第一极211的一侧,并与第一薄膜晶体管11的有源层410未被其栅极绝缘层511覆盖的部分接触;第二薄膜晶体管12的第一极613和第二极614位于其刻蚀阻挡层512相对的两侧,分别与第二薄膜晶体管12的有源层414未被其刻蚀阻挡层512覆盖的部分接触。
[0054]
这样,就在基板100上形成了彼此电性连接的顶栅型结构的第一薄膜晶体管11、底栅型结构的第二薄膜晶体管12及电容13。其中,第一薄膜晶体管11的第一极211、第二薄膜晶体管12的栅极212及电容13的第一极131彼此电性连接,电容13的第二电极132与第二薄膜晶体管13的第一极613电性连接。
[0055]
如图9A所示,在上述步骤S56以后,还可包括步骤S57,在第二金属层600上形成钝化层700并对钝化层700进行平坦化处理,然后利用第六构图工艺对钝化层700进行图案化处理以形成过孔701,并露出至少部分的第二薄膜晶体管12的第一极613;然后钝化层700上形成导电层800,导电层800填充过孔701并与第二薄膜晶体管12的第一极613裸露的部分接触,对该导电层进行构图以形成像素电极141。该导电层根据需要可以例如为氧化铟锡(ITO)或金属层。之后,可以在像素电极141上进一步形成OLED器件。这样就形成如图2所示的像素电路结构。可变更地,过孔701可开在第二薄膜晶体管12的第二极614对应的位置并露出至少部分的第二薄膜晶体 管12的第二极614,导电层800填充过孔701并与第二薄膜晶体管12的第二极614裸露的部分接触,如图9B所示。这样就形成如图4所示的像素电路结构。
[0056]
进一步地,在步骤S54之后且在步骤S55之前,还可包括:对第一薄膜晶体管11的有源层410未被第一薄膜晶体管11的栅极绝缘层511覆盖的部分和第二薄膜晶体管12的有源层414未被刻蚀阻挡层512覆盖的部分进行导体化处理。这样,第一薄膜晶体管11的有源层410包括导体化的第一区411、第二区412及位于第一区411与第二区412之间的半导体沟道区413;第二薄膜晶体管12的有源层414包括导体化的第一区415、第二区416及位于第一区415和第二区416之间的半导体沟道区417。第一薄膜晶体管11的第一区411和第二区412分别与其第一极211和第二极611接触,第二薄膜晶体管12的第一区415和第二区416分别与其第一极613和第二极614接触。对第一薄膜晶体管11的有源层410和第二薄膜晶体管12的有源层414的导体化处理是在同一道工艺中完成的,例如,该导体化处理可包括以第一薄膜晶体管11的栅极绝缘层511和第二薄膜晶体管12的刻蚀阻挡层512为掩膜对第一薄膜晶体管11的有源层410和第二薄膜晶体管12的有源层414进行离子注入或等离子处理等。该导体化处理降低了薄膜晶体管的第一极、第二极与其有源层的接触电阻,有利于提高薄膜晶体管的载流子迁移率,进一步提高薄膜晶体管的开关速度及驱动电流。
[0057]
在另一个示例中,如果不需要对第一薄膜晶体管11的有源层410和第二薄膜晶体管12的有源层414的导体化处理,则形成第一薄膜晶体管11的栅极绝缘层511和第二薄膜晶体管12的刻蚀阻挡层512的第二绝缘层可以分别覆盖包括有源层410和有源层414在内的基板表面,然后经过构图工艺形成暴露有源层的过孔,以便于形成源极或漏极与有源层接触。
[0058]
第一薄膜晶体管11和第二薄膜晶体管12可以是N型,也可以是P型。第一薄膜晶体管11的第一极211可为源极或漏极,那么第二极611相应地可为漏极或源极,第一区411相应地为源极区或漏极区,第二区413相应地为漏极区或源极区。第二薄膜晶体管12的第一极613可为源极或漏极,那么第二极614相应地可为漏极或源极,第一区415相应地为源极区或漏极区,第二区416相应地为漏极区或源极区。
[0059]
本公开实施例所指的构图工艺包括通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0060]
根据本公开实施例提供的像素电路的制造方法,在同一工艺中同时形成顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,工艺易于实现且节约成本。
[0061]
图10为本公开的一实施例提供的一种应用上述像素电路的有机发光二极管显示装置20的示意性框图。有机发光二极管显示装置20包括阵列排布的多个像素单元201,每个像素单元包括至少一个有机发光二极管及与该有机发光二极管连接的上述像素电路,该有机发光二极管在该像素电路的驱动下发光。
[0062]
有机发光二极管显示装置20还可以包括数据驱动电路6和栅极驱动电路7。数据驱动电路6用于提供数据信号;栅极驱动电路7用于提供扫描信号(例如信号Vscan),还可以进一步用于提供各种控制信号。数据驱动电路6通过数据线61与像素单元8电连接,栅极驱动电路7通过栅线71与像素单元8电连接。数据驱动电路6和栅极驱动电路7可以实现为半导体芯片。
[0063]
该显示装置还可以包括其他部件,例如时序控制器、信号解码电路、电压转换电路等,这些部件例如可以采用已有的常规部件,这里不再赘述。
[0064]
根据本公开实施例的像素电路、其制造方法以及显示装置,该像素电路采用顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,结合两种结构的优势,使得像素电路既能具有较快的开关速度,又能具有较大的驱动电流,从而提高了显示装置的显示性能。该像素电路可在同一工艺中同时形成顶栅型结构的开关晶体管和底栅型结构的驱动晶体管,工艺易于实现且节约成本。
[0065]
本领域技术人员可以理解的,除了基本的2T1C像素驱动电路之外,其它的像素驱动电路结构,例如5T1C、7T1C等nTmC(n、m为正整数)的驱动电路结构,只要其中对应开关晶体管的薄膜晶体管采用顶栅型结构、对应驱动晶体管的薄膜晶体管采用底栅型结构均为本公开所涵盖。
[0066]
以上所述仅是本发明的示范性实施方式,而非用于限制本发明的保护范围,本发明的保护范围由所附的权利要求确定。
[0067]
本申请要求于2017年8月1日递交的中国专利申请第201710646875.2号的优先权,在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。

权利要求书

[权利要求 1]
一种像素电路,包括基板以及设置于所述基板上的第一薄膜晶体管、第二薄膜晶体管,其中,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的栅极彼此电性连接,且同层设置于所述基板上。
[权利要求 2]
如权利要求1所述的像素电路,还包括设置于所述基板上的电容,所述电容包括第一电极、第二电极以及设置于所述第一电极与所述第二电极之间的介质层,其中,所述电容的第一电极与所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极电性连接,且同层设置于所述基板上。
[权利要求 3]
如权利要求2所述的像素电路,其中,所述第一薄膜晶体管的栅极和第二极、所述第二薄膜晶体管的第一极和第二极以及所述电容的第二电极同层设置,且所述第二薄膜晶体管的第一极与所述电容的第二电极电性相连。
[权利要求 4]
如权利要求3所述的像素电路,其中,所述第一薄膜晶体管还包括设置于其第一极与有源层之间的缓冲层,所述缓冲层、所述第二薄膜晶体管的栅极绝缘层与所述电容的介质层同层设置。
[权利要求 5]
如权利要求3所述的像素电路,还包括像素电极,其中,所述像素电极与所述第二薄膜晶体管的第一极及第所述电容的第二电极电性连接。
[权利要求 6]
如权利要求3所述的像素电路,还包括像素电极,其中,所述像素电极与所述第二薄膜晶体管的第二极电性连接。
[权利要求 7]
如权利要求1-6任意一项所述的像素电路,其中,所述第一薄膜晶体管的有源层与所述第二薄膜晶体管的有源层同层设置。
[权利要求 8]
如权利要求1-6任意一项所述的像素电路,其中,所述第二薄膜晶体管还包括刻蚀阻挡层,所述刻蚀阻挡层与所述第一薄膜晶体管的栅极绝缘层同层设置。
[权利要求 9]
如权利要求1-6任意一项所述的像素电路,其中,所述第一薄膜晶体管的有源层包括第一区、第二区及位于所述第一区和第二区之间的沟道区,所述第一薄膜晶体管的有源层的第一区与所述第一薄膜晶体管的第一极通过过孔电性连接,且所述第一区填充于所述过孔中。
[权利要求 10]
如权利要求9所述的像素电路,其中,所述第一薄膜晶体管的有源 层的第一区和第二区以及所述第二薄膜晶体管的有源层的第一区和第二区为导体。
[权利要求 11]
一种显示装置,其包括如权利要求1-10任意一项所述的像素电路。
[权利要求 12]
一种像素电路的制造方法,包括: 提供基板; 在所述基板上形成第一薄膜晶体管和第二薄膜晶体管,其中,所述第一薄膜晶体管为顶栅结构,所述第二薄膜晶体管为底栅结构,通过在所述基板上形成第一金属层并对所述第一金属层图案化形成彼此电性连接且同层设置的所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极。
[权利要求 13]
如权利要求12所述的像素电路的制造方法,其中,在形成第一薄膜晶体管和第二薄膜晶体管的同时还一并形成电容,在对所述第一金属层图案化的同时还一并形成所述电容的第一电极,所述第一电极与所述第一薄膜晶体管的第一极及所述第二薄膜晶体管的栅极电性连接。
[权利要求 14]
如权利要求12所述的像素电路的制造方法,其中,在所述基板上形成第一薄膜晶体管和第二薄膜晶体管包括: 在所述第一金属层上形成第一绝缘层并图案化所述第一绝缘层以露出至少部分的所述第一薄膜晶体管的第一极; 在所述第一绝缘层上形成半导体层并图案化所述半导体层以形成所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层,其中,所述第一薄膜晶体管的有源层通过所述过孔与所述第一薄膜晶体管的第一极的裸露部分接触; 在所述半导体层上形成第二绝缘层并图案化所述第二绝缘层以在所述第一薄膜晶体管的有源层上形成栅极绝缘层,以及在所述第二薄膜晶体管的有源层上形成刻蚀阻挡层; 在所述第二绝缘层上形成第二金属层并图案化所述第二金属层以形成所述第一薄膜晶体管的第二极和栅极、以及所述第二薄膜晶体管的第一极和第二极。
[权利要求 15]
如权利要求14所述的像素电路的制造方法,其中,在所述基板上形成所述第一薄膜晶体管和所述第二薄膜晶体管还包括: 在图案化所述半导体层之后,形成所述第二绝缘层之前,对所述第一薄 膜晶体管的有源层未被所述第一薄膜晶体管的栅极绝缘层覆盖的部分和所述第二薄膜晶体管的有源层未被所述刻蚀阻挡层覆盖的部分进行导体化处理。
[权利要求 16]
如权利要求15所述的像素电路的制造方法,其中,所述导体化处理包括以所述第一薄膜晶体管的栅极绝缘层和所述刻蚀阻挡层为掩膜对所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层进行离子注入。
[权利要求 17]
如权利要求14-16任意一项所述的像素电路的制造方法,还包括: 在所述第二金属层上形成介质层; 对所述介质层进行图案化处理以露出至少部分所述第二薄膜晶体管的第一极,并在所述介质层上形成导电层,所述导电层与所述第二薄膜晶体管的第一极的裸露部分接触。
[权利要求 18]
如权利要求14-16任意一项所述的像素电路的制造方法,还包括: 在所述第二金属层上形成介质层; 对所述介质层进行图案化处理以露出至少部分所述第二薄膜晶体管的第二极,并在所述介质层上形成导电层,所述导电层与所述第二薄膜晶体管的第二极的裸露部分接触。

附图

[ 图 1A]  
[ 图 1B]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5A]  
[ 图 5B]  
[ 图 6]  
[ 图 7]  
[ 图 8]  
[ 图 9A]  
[ 图 9B]  
[ 图 10]