Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019007324) METHOD FOR MANUFACTURING DUAL-CAVITY STRUCTURE, AND DUAL-CAVITY STRUCTURE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/007324 International Application No.: PCT/CN2018/094252
Publication Date: 10.01.2019 International Filing Date: 03.07.2018
IPC:
B81C 1/00 (2006.01) ,H01L 21/02 (2006.01)
B PERFORMING OPERATIONS; TRANSPORTING
81
MICRO-STRUCTURAL TECHNOLOGY
C
PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICRO-STRUCTURAL DEVICES OR SYSTEMS
1
Manufacture or treatment of devices or systems in or on a substrate
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
Applicants:
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road, New District Wuxi, Jiangsu 214028, CN
Inventors:
代丹 DAI, Dan; CN
夏长奉 XIA, Changfeng; CN
董娟娟 DONG, Juanjuan; CN
Agent:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623, CN
Priority Data:
201710534699.303.07.2017CN
Title (EN) METHOD FOR MANUFACTURING DUAL-CAVITY STRUCTURE, AND DUAL-CAVITY STRUCTURE
(FR) PROCÉDÉ DE FABRICATION D'UNE STRUCTURE À DOUBLE CAVITÉ, ET STRUCTURE À DOUBLE CAVITÉ
(ZH) 双空腔结构的制备方法及双空腔结构
Abstract:
(EN) A method for manufacturing a dual-cavity structure, and a dual-cavity structure. The method comprises: etching on a semiconductor substrate (100) to form a first trench array (111), the tops of trenches in the first trench array (111) being separated from each other and the bottoms of the trenches being communicated with each other to form a first cavity (103); growing a first epitaxial layer (200) on the semiconductor substrate (100) on which the first trench array (111) is formed, and enabling the first epitaxial layer (200) to cover the first trench array (111); etching on the first epitaxial layer (200) to form a second trench array (211), the tops of trenches in the second trench array (211) being separated from each other and the bottoms of the trenches being communicated with each other to form a second cavity (203); growing a second epitaxial layer (300) on the first epitaxial layer (200) on which the second trench array (211) is formed; and etching the first epitaxial layer (200) and the second epitaxial layer (300) to form a straight groove (205) communicated with the first cavity (103).
(FR) L'invention concerne un procédé de fabrication d'une structure à double cavité, et une structure à double cavité. Le procédé consiste à graver sur un substrat semi-conducteur (100) pour former un premier réseau de tranchées (111), les parties supérieures de tranchées dans le premier réseau de tranchées (111) étant séparées les unes des autres et les parties inférieures des tranchées étant en communication les unes avec les autres pour former une première cavité (103) ; à faire croître une première couche épitaxiale (200) sur le substrat semi-conducteur (100) sur lequel est formé le premier réseau de tranchées (111), et à permettre à la première couche épitaxiale (200) de recouvrir le premier réseau de tranchées (111) ; à graver sur la première couche épitaxiale (200) pour former un second réseau de tranchées (211), les parties supérieures de tranchées dans le second réseau de tranchées (211) étant séparées les unes des autres et les parties inférieures des tranchées étant en communication les unes avec les autres pour former une seconde cavité (203) ; à faire croître une seconde couche épitaxiale (300) sur la première couche épitaxiale (200) sur laquelle est formé le second réseau de tranchées (211) ; et à graver la première couche épitaxiale (200) et la seconde couche épitaxiale (300) pour former une rainure droite (205) en communication avec la première cavité (103).
(ZH) 一种双空腔结构的制备方法及双空腔结构,包括:在半导体衬底(100)上刻蚀,形成第一沟槽阵列(111);第一沟槽阵列(111)的顶部各自分离,底部相互联通形成第一空腔(103);在形成第一沟槽阵列(111)的半导体衬底(100)上生长第一外延层(200),使第一外延层(200)覆盖第一沟槽阵列(111);在第一外延层(200)上刻蚀形成第二沟槽阵列(211);第二沟槽阵列(211)顶部各自分离,底部相互联通形成第二空腔(203);在形成第二沟槽阵列(211)的第一外延层(200)上生长第二外延层(300);刻蚀第一外延层(200)、第二外延层(300),形成与第一空腔(103)联通的直槽(205)。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)