Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019007009) MULTILEVEL CELL THIN FILM TRANSISTOR MEMORY AND PREPARATION METHOD THEREFOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/007009 International Application No.: PCT/CN2017/119769
Publication Date: 10.01.2019 International Filing Date: 29.12.2017
IPC:
H01L 27/11568 (2017.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
Applicants:
复旦大学 FUDAN UNIVERSITY [CN/CN]; 中国上海市 杨浦区邯郸路220号 220 Handan Road, Yangpu District Shanghai 200433, CN
Inventors:
丁士进 DING, Shijin; CN
钱仕兵 QIAN, Shibing; CN
刘文军 LIU, Wenjun; CN
张卫 ZHANG, Wei; CN
Agent:
上海信好专利代理事务所(普通合伙) SUNSHINEIP INTELLECTUAL PROPERTY LAW FIRM; 中国上海市 浦东新区东方路877号嘉兴大厦2103室 Room 2103, Jiaxing Building No. 877, Dongfang Road, Pudong New District Shanghai 200122, CN
Priority Data:
201710538920.204.07.2017CN
Title (EN) MULTILEVEL CELL THIN FILM TRANSISTOR MEMORY AND PREPARATION METHOD THEREFOR
(FR) MÉMOIRE À TRANSISTORS À COUCHE MINCE À CELLULE MULTINIVEAU ET SON PROCÉDÉ DE PRÉPARATION
(ZH) 一种多级单元薄膜晶体管存储器及其制备方法
Abstract:
(EN) A multilevel cell thin film transistor memory and a preparation method therefor. In terms of structure, the memory is sequentially provided with, from bottom to top, a gate electrode (10), a charge blocking layer (20), a charge trapping layer (30), a charge tunneling layer (40), an active area (50), and a source/drain electrode (60); the charge tunneling layer (40) fully surrounds the charge trapping layer (30) so as to fully isolate the charge trapping layer (30) from the outside; the material of the charge trapping layer (30) comprises any one of ZnO, In2O3, Ga2O3, SnO2, InSnO or IGZO. The charge trapping layer (30) of the thin film transistor memory is fully surrounded by the charge tunneling layer (40), and thus is fully isolated from the outside, such that the physical properties and chemical composition of the charge trapping layer (30) is prevented from changing in a technological process, loss of charges stored in the charge trapping layer (30) is reduced, and the data retention characteristic and device performance stability is improved. A metal oxide semiconductor film is used as the charge trapping layer (30) of the memory, such that multilevel cell storage can be realized, and the storage density is improved.
(FR) L'invention concerne une mémoire à transistors à couche mince à cellule multiniveau et son procédé de préparation. En ce qui concerne la structure, la mémoire comporte séquentiellement, de bas en haut, une électrode de grille (10), une couche de blocage (20) de charges, une couche de piégeage (30) de charges, une couche à effet tunnel (40) de charges, une zone active (50), et une électrode de source/drain (60); la couche à effet tunnel (40) de charges entoure complètement la couche de piégeage (30) de charges afin d'isoler complètement la couche de piégeage (30) de charges de l'extérieur; le matériau de la couche de piégeage (30) de charges comprend l'un quelconque des composés sélectionnés parmi ZnO, In2O3, Ga2O3, SnO2 ou IGZO. La couche de piégeage (30) de charges de la mémoire à transistors à couche mince est complètement entourée par la couche à effet tunnel (30) de charges, et est ainsi complètement isolée de l'extérieur, de sorte que des changements des propriétés physiques et de la composition chimique de la couche de piégeage (30) de charges lors d'un processus technologique sont évités, la perte de charges accumulées dans la couche de piégeage (30) de charges est réduite, et la caractéristique de rétention de données et la stabilité de performance de dispositif sont améliorées. Une couche semi-conductrice d'oxyde de métal sert de couche de piégeage (30) de charges de la mémoire, de sorte que l'accumulation de cellule multiniveau peut être réalisée, et que la densité d'accumulation est améliorée.
(ZH) 一种多级单元薄膜晶体管存储器及其制备方法,所述存储器的结构从下至上依次设置有:栅电极(10)、电荷阻挡层(20)、电荷俘获层(30)、电荷隧穿层(40)、有源区(50)以及源、漏电极(60);其中,所述电荷隧穿层(40)将所述电荷俘获层(30)完全包围,以使所述电荷俘获层(30)与外界完全隔离;所述电荷俘获层(30)的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。该薄膜晶体管存储器的电荷俘获层(30)完全被电荷隧穿层(40)包围,与外界完全隔离,防止了在工艺过程中电荷俘获层(30)的物理性质和化学组成发生改变,减少了存储在电荷俘获层(30)中电荷的流失,提高了数据的保持特性和器件性能的稳定性;采用金属氧化物半导体薄膜作为存储器的电荷俘获层(30),可以实现多级单元存储,提高了存储密度。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)