Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019005220) THREE-DIMENSIONAL MEMORY DEVICE CONTAINING HYDROGEN DIFFUSION BARRIER LAYER FOR CMOS UNDER ARRAY ARCHITECTURE AND METHOD OF MAKING THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/005220 International Application No.: PCT/US2018/020081
Publication Date: 03.01.2019 International Filing Date: 28.02.2018
IPC:
H01L 27/11565 (2017.01) ,H01L 27/1157 (2017.01) ,H01L 27/11573 (2017.01) ,H01L 27/11575 (2017.01) ,H01L 27/11582 (2017.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for H01L 27/1157][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
Applicants:
SANDISK TECHNOLOGIES LLC [US/US]; 6900 North Dallas Parkway Suite 325 Plano, Texas 75024, US
Inventors:
NAKATSUJI, Hiroshi; US
YOSHIZAWA, Kazutaka; US
OGAWA, Hiroyuki; US
Agent:
RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAYOSO, Tony; US
GEMMELL, Elizabeth; US
GILL, Matthew; US
GREGORY, Shaun; US
GUNNELS, Zarema; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jacqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SMITH, Jackson R.; US
SIMON, Phyllis; US
SULSKY, Martin; US
Priority Data:
15/638,67230.06.2017US
Title (EN) THREE-DIMENSIONAL MEMORY DEVICE CONTAINING HYDROGEN DIFFUSION BARRIER LAYER FOR CMOS UNDER ARRAY ARCHITECTURE AND METHOD OF MAKING THEREOF
(FR) DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL CONTENANT UNE COUCHE BARRIÈRE DE DIFFUSION D'HYDROGÈNE POUR CMOS SOUS UNE ARCHITECTURE DE RÉSEAU ET SON PROCÉDÉ DE FABRICATION
Abstract:
(EN) A semiconductor structure includes a semiconductor device, a hydrogen diffusion barrier layer, a lower metal line structure located below the hydrogen diffusion barrier layer, an alternating stack of insulating layers and electrically conductive layers, memory stack structures vertically extending through the alternating stack in a memory array region, a through-stack contact via structure extending through the alternating stack and through the hydrogen diffusion barrier layer in the memory array region and contacting the lower metal line structure, and a through-stack insulating spacer laterally surrounding the through-stack contact via structure and extending through the alternating stack but not extending through the hydrogen diffusion barrier layer.
(FR) L'invention concerne une structure semi-conductrice comprenant un dispositif à semi-conducteur, une couche barrière de diffusion d'hydrogène, une structure de ligne métallique inférieure située au-dessous de la couche barrière de diffusion d'hydrogène, un empilement alterné de couches isolantes et de couches électroconductrices, des structures d'empilement de mémoire s'étendant verticalement à travers l'empilement alterné dans une région de matrice de mémoire, une structure de trou d'interconnexion de contact d'empilement traversant s'étendant à travers l'empilement alterné et à travers la couche barrière de diffusion d'hydrogène dans la région de matrice de mémoire et en contact avec la structure de ligne métallique inférieure, et un élément d'espacement isolant d'empilement traversant entourant latéralement la structure de trou d'interconnexion de contact d'empilement traversant et s'étendant à travers l'empilement alterné mais ne s'étendant pas à travers la couche barrière de diffusion d'hydrogène.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)