Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019002816) MEMORY REGION LOCKING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/002816 International Application No.: PCT/GB2018/051583
Publication Date: 03.01.2019 International Filing Date: 11.06.2018
IPC:
G06F 12/14 (2006.01) ,G06F 9/52 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
14
Protection against unauthorised use of memory
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
52
Programme synchronisation; Mutual exclusion, e.g. by means of semaphores
Applicants:
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
Inventors:
KOVACEVIC, Djordje; GB
PARKER, Jason; GB
EVANS, Matthew Lucien; GB
STOCKWELL, Gareth Rhys; GB
Agent:
BERRYMAN, Robert; GB
Priority Data:
1710337.528.06.2017GB
1710341.728.06.2017GB
Title (EN) MEMORY REGION LOCKING
(FR) VERROUILLAGE DE RÉGION DE MÉMOIRE
Abstract:
(EN) Apparatus for processing data uses memory access circuitry to enforce ownership rights of a plurality of memory regions within a memory, a given memory region among the plurality of memory regions having a given owning process specified from among a plurality of processes. A given owning process has exclusive rights to control access to given owned data stored within the given memory region. The memory access circuitry is responsive to a first access command from a first processing element for the given memory region to perform an access sequence comprising switching a lock flag for the given memory region to a locked state, performing an access operation specified by the access command, and switching the lock flag to an unlocked state. The memory access circuitry is responsive to a second access command from a second processing element for the given memory region while the lock flag is in said locked state to block action of the second access command.
(FR) La présente invention concerne un appareil de traitement de données qui utilise des circuits d'accès à la mémoire pour mettre en œuvre des droits de propriété d'une pluralité de régions de mémoire dans une mémoire, une région de mémoire donnée parmi la pluralité de régions de mémoire ayant un processus de propriété donné spécifié parmi une pluralité de processus. Un processus de propriété déterminé détient les droits exclusifs de commander l'accès aux données propres déterminées au sein de la région de mémoire déterminée. Le circuit d'accès à la mémoire réagit à une première commande d'accès provenant d'un premier élément de traitement pour la région de mémoire déterminée de manière à effectuer une séquence d'accès comprenant la commutation d'un drapeau de verrouillage pour la région de mémoire déterminée à un état verrouillé, à exécuter une opération d'accès spécifiée par la commande d'accès, et à commuter le drapeau de verrouillage dans un état déverrouillé. Le circuit d'accès à la mémoire réagit à une seconde commande d'accès provenant d'un second élément de traitement pour la région de mémoire déterminée tandis que le drapeau de verrouillage est dans ledit état verrouillé de manière à bloquer l'action de la seconde commande d'accès.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)