Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019001836) INTEGRATED CIRCUIT AND ASIC
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/001836 International Application No.: PCT/EP2018/062717
Publication Date: 03.01.2019 International Filing Date: 16.05.2018
IPC:
G01R 31/3167 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
3167
Testing of combined analog and digital circuits
Applicants:
ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE
Inventors:
BRUCKLACHER, Stefan; DE
FIBRANZ, Heiko; DE
PEETZ, Roland Johann; DE
WIEJA, Thomas; DE
Priority Data:
10 2017 210 851.728.06.2017DE
Title (EN) INTEGRATED CIRCUIT AND ASIC
(FR) CIRCUIT INTÉGRÉ ET ASIC
(DE) INTEGRIERTE SCHALTUNG UND ASIC
Abstract:
(EN) The invention relates to an integrated circuit (1). The integrated circuit (1) comprises a digital circuit region (10) which comprises a digital circuit (15). The integrated circuit (15) further comprises an analog circuit region (20) which is physically separated from the digital circuit region (10) and which comprises an analog circuit (25). The integrated circuit (1) additionally comprises a control line (S1) for transmitting a control signal (S[1]) from the digital circuit (15) to the analog circuit (25), and the integrated circuit (1) additionally comprises a test analysis unit (12) which is integrated into the digital circuit region (10). The integrated circuit (1) further comprises a test line (T1) which is connected to the control line (S1) in an electrically conductive manner within the analog circuit region (20) and which is connected to the test analysis unit (12) in an electrically conductive manner, wherein the test analysis unit (12) is designed to test the digital value of a signal returned via the test line (T1).
(FR) L'invention concerne un circuit (1) intégré. Le circuit (1) intégré comprend une zone de commutation numérique (10) qui comprend un circuit (15) numérique. Le circuit intégré (15) comprend en outre une zone de commutation (20) similaire séparée spatialement de la zone de commutation numérique (10), laquelle comprend un circuit similaire (25). Le circuit (1) intégré comprend en outre un conduit de commande (S1) servant à transmettre un signal de commande (S[1]) depuis le circuit numérique (15) dans le circuit similaire (25). De plus, le circuit (1) intégré comprend une unité d'analyse de test (12), laquelle est intégrée dans la zone de commutation numérique (10). Le circuit (1) intégré comprend en outre un conduit test (T1) relié de manière électroconductrice au conduit de commande (S1) à l'intérieur de la zone de commutation (20) similaire, lequel est relié de manière électroconductrice à l'unité d'évaluation de test (12). L'unité d'évaluation de test (12) est réalisée pour vérifier une valeur numérique d'un signal ramené par l'intermédiaire du conduit test (T1).
(DE) Es wird eine integrierte Schaltung (1) zur Verfügung gestellt. Die integrierte Schaltung (1) umfasst dabei einen digitalen Schaltungsbereich (10), welcher eine digitale Schaltung (15) umfasst. Ferner umfasst die integrierte Schaltung (15) einen von dem digitalen Schaltungsbereich (10) räumlich getrennten analogen Schaltungsbereich (20), welcher eine analoge Schaltung (25) umfasst. Ferner umfasst die integrierte Schaltung (1) eine Steuerleitung (S1) zum Übertragen von einem Steuersignal (S[1]) von der digitalen Schaltung (15) in die analoge Schaltung (25). Zudem umfasst die integrierte Schaltung (1) eine Testauswertungseinheit (12), welche im digitalen Schaltungsbereich (10) integriert ist. Ferner umfasst die integrierte Schaltung (1) eine innerhalb des analogen Schaltungsbereichs (20) mit der Steuerleitung (S1) elektrisch leitfähig verbundene Testleitung (T1), welche elektrisch leitfähig mit der Testauswertungseinheit (12) verbunden ist, wobei die Testauswertungseinheit (12) dazu ausgebildet ist, einen Digitalwert eines über die Testleitung (T1) zurückgeführten Signals zu prüfen.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)