Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019000856) PHOTO-DETECTION PIXEL CIRCUIT, DETECTOR PANEL, AND PHOTOELECTRIC DETECTION APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/000856 International Application No.: PCT/CN2017/116567
Publication Date: 03.01.2019 International Filing Date: 15.12.2017
IPC:
G01N 23/04 (2018.01) ,G09G 3/00 (2006.01)
G PHYSICS
01
MEASURING; TESTING
N
INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
23
Investigating or analysing materials by the use of wave or particle radiation not covered by group G01N21/ or G01N22/159
02
by transmitting the radiation through the material
04
and forming a picture
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
Applicants:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors:
MA, Zhanjie; CN
Agent:
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center, 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Priority Data:
201710523973.730.06.2017CN
Title (EN) PHOTO-DETECTION PIXEL CIRCUIT, DETECTOR PANEL, AND PHOTOELECTRIC DETECTION APPARATUS
(FR) CIRCUIT DE PIXEL DE PHOTODÉTECTION, PANNEAU DE DÉTECTEUR ET APPAREIL DE DÉTECTION PHOTOÉLECTRIQUE
Abstract:
(EN) A pixel circuit of a photo detector panel. The pixel circuit includes a reset sub-circuit (300) for resetting voltages at a first node (A) and a second node (B), a photoelectric-conversion sub-circuit (100) coupled to the first node (A) and configured to convert an optical signal to a first voltage (V A) at the first node (A), a compensation sub-circuit (200) coupled between the first node (A) and the second node (B) and configured to store the first voltage (V A) and determine a second voltage (V B1) at the second node (B). The pixel circuit further includes an integration sub-circuit (500) coupled to the first node (A) and to determine a third voltage (V B2) at the second node (B) to be applied to a gate of a driving transistor (DTFT) to generate a current (I ds) flowing from an input port provided with a bias voltage (V Bias) to an output port (Output). The current (I ds) is substantially independent from a threshold voltage (V th) of the driving transistor (DTFT) and the bias voltage (V Bias).
(FR) La présente invention concerne un circuit de pixel d’un panneau de photodétecteurs. Le circuit de pixel comprend un sous-circuit de réinitialisation (300) pour réinitialiser des tensions au niveau d’un premier nœud (A) et d’un deuxième nœud (B), un sous-circuit de conversion photoélectrique (100) couplé au premier nœud (A) et configuré pour convertir un signal optique en une première tension (VA) au niveau du premier nœud (A), un sous-circuit de compensation (200) couplé entre le premier nœud (A) et le deuxième nœud (B) et configuré pour stocker la première tension (VA) et déterminer une deuxième tension (VB1) au niveau du deuxième nœud (B). Le circuit de pixel comprend en outre un sous-circuit d’intégration (500) couplé au premier nœud (A) et pour déterminer une troisième tension (VB2) au niveau du deuxième nœud (B) devant être appliquée à une grille d’un transistor d’excitation (DTFT) pour générer un courant (Ids) circulant d’un port d’entrée pourvu d’une tension de polarisation (VPolarisation) à un port de sortie (Sortie). Le courant (Ids) est sensiblement indépendant d’une tension de seuil (V seuil) du transistor d’excitation (DTFT) et de la tension de polarisation (VPolarisation).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)