Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019000834) WIRING STRUCTURE AND METHOD FOR IMPROVING SIGNAL INTEGRITY (SI)
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/000834 International Application No.: PCT/CN2017/113860
Publication Date: 03.01.2019 International Filing Date: 30.11.2017
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
郑州云海信息技术有限公司 ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY CO., LTD. [CN/CN]; 中国河南省郑州市 郑东新区心怡路278号基运投资大厦16层 16th Floor Jiyuntouzi Building No.278 Xinyi Road, Zheng Dong New District Zhengzhou, Henan 450018, CN
Inventors:
武宁 WU, Ning; CN
Agent:
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004, CN
Priority Data:
201710515744.029.06.2017CN
Title (EN) WIRING STRUCTURE AND METHOD FOR IMPROVING SIGNAL INTEGRITY (SI)
(FR) STRUCTURE DE CÂBLAGE ET PROCÉDÉ D'AMÉLIORATION D'INTÉGRITÉ DE SIGNAL (SI)
(ZH) 一种提高信号SI质量的Layout布线结构及布线方法
Abstract:
(EN) Provided is a wiring layout structure and method for improving signal integrity (SI). Each positive and negative differential trace in a PCB comprises a plurality of D1 sections, a plurality of D2 sections, and a plurality of D3 sections. The plurality of D1 sections and the plurality of D2 sections of any differential trace are alternately arranged in parallel, and any two adjacent D1 and D2 sections of any differential trace are connected via a D3 section. The invention further provides a wiring layout method for improving SI; specifically, each of the positive and negative differential traces disposed in parallel on the PCB use a repeating vertical offset wiring layout. The method compensates for signal transmission delays on the positive and negative differential traces of a differential coupling pair, such that the delays along both traces for signals arriving at a receiving end of a device are the same, thereby reducing the risk of noise when switching from differential mode to common mode and improving the SI of a high-speed signal during long-distance transmission.
(FR) L'invention concerne une structure de disposition de câblage et un procédé d'amélioration d'intégrité de signal (SI). Chaque trace différentielle positive et négative dans une PCB comprend une pluralité de sections D1, une pluralité de sections D2, et une pluralité de sections D3. La pluralité de sections D1 et la pluralité de sections D2 de toute trace différentielle sont disposées parallèlement en alternance, et deux sections D1 et D2 adjacentes quelconques de toute trace différentielle sont connectées par l'intermédiaire d'une section D3. L'invention concerne aussi un procédé de disposition de câblage pour améliorer la SI ; plus précisément, chacune des traces différentielles positives et négatives disposées en parallèle sur la PCB utilisent une disposition de câblage décalée verticale répétitive. Le procédé compense les retards de transmission de signal sur les traces différentielles positive et négative d'une paire de couplage différentiel, de sorte que les retards le long des deux traces pour des signaux arrivant à une extrémité de réception d'un dispositif soient les mêmes, ce qui réduit le risque de bruit lors de la commutation du mode différentiel au mode commun et améliore la SI d'un signal à grande vitesse pendant une transmission à longue distance.
(ZH) 一种提高信号SI质量的Layout布线结构,PCB板中正负两根差分走线均包括多个D1段、多个D2段、多个D3段;任意一根差分走线的多个D1段和多个D2段相错平行设置,任意一根差分走线的任意相邻两个D1段和D2段通过D3段连接。一种提高信号SI质量的Layout布线方法,在PCB板上的相互平行的两根正负两根差分走线均采用上下反复偏移的方式布线。弥补差分耦合对中正负差分走线上的各自信号传输延迟,使其两线上各自信号到达设备接收端时延相同,从而降低了差模转共模噪声的风险,提升了高速信号长距离传输时的SI信号质量。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)