Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018227409) MOS FIELD EFFECT TRANSISTOR-BASED FILTER CIRCUIT AND CHIP
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/227409 International Application No.: PCT/CN2017/088201
Publication Date: 20.12.2018 International Filing Date: 14.06.2017
IPC:
H01L 27/02 (2006.01) ,H03H 11/38 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02
including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
H
IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
11
Networks using active elements
02
Multiple-port networks
38
One-way transmission networks, i.e. unilines
Applicants:
深圳市汇顶科技股份有限公司 SHENZHEN GOODIX TECHNOLOGY CO.,LTD. [CN/CN]; 中国广东省深圳市 福田保税区腾飞工业大厦B座13层 Floor 13, Phase B,Tengfei Industrial Building,Futian Free Trade Zone Shenzhen, Guangdong 518045, CN
Inventors:
陈建兴 CHEN, Jianxing; CN
Agent:
上海晨皓知识产权代理事务所(普通合伙) SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNERSHIP; 中国上海市 黄浦区制造局路787号二幢202B室 Room202B,Building 2,787 Zhizaoju Road, Huangpu District Shanghai 200011, CN
Priority Data:
Title (EN) MOS FIELD EFFECT TRANSISTOR-BASED FILTER CIRCUIT AND CHIP
(FR) CIRCUIT DE FILTRE À BASE DE TRANSISTOR À EFFET DE CHAMP MOS ET PUCE
(ZH) 一种基于MOS场效应晶体管的滤波电路及芯片
Abstract:
(EN) A metal-oxide semiconductor (MOS) field effect transistor-based filter circuit and a chip, the filter circuit comprising: a first MOS field effect transistor (M1) and an electrostatic discharge unit; during normal operation, a filter capacitor is formed between a gate (G) of the first MOS field effect transistor (M1) and a substrate; when an electro-static discharge (ESD) event occurs, the electrostatic discharge unit and the first MOS field effect transistor (M1) form a discharge path that transfers accumulated electrostatic charge to ground (VSS). On the basis of the first MOS field effect transistor (M1), the electrostatic discharge unit is additionally provided, and thus capacitive characteristics and characteristics of an ESD discharge path, which are simultaneously required between a power supply (VDD) and ground (VSS), are combined into the same circuit, allowing the circuit to exhibit a capacitive characteristic during normal operation; an ESD discharge path is provided when an ESD event occurs between the power supply (VDD) and ground (VSS), thus having the effect of ESD protection, thereby improving the ESD capabilities of the chip.
(FR) L'invention concerne un circuit de filtre à base de transistor à effet de champ métal-oxyde (MOS) et une puce, le circuit de filtre comprenant : un premier transistor à effet de champ MOS (M1) et une unité de décharge électrostatique; pendant un fonctionnement normal, un condensateur de filtre est formé entre une grille (G) du premier transistor à effet de champ MOS (M1) et un substrat; lorsqu'un événement de décharge électrostatique (ESD) se produit, l'unité de décharge électrostatique et le premier transistor à effet de champ MOS (M1) forment un trajet de décharge qui transfère la charge électrostatique accumulée à la masse (VSS). Sur la base du premier transistor à effet de champ MOS (M1), l'unité de décharge électrostatique est en outre fournie, et ainsi des caractéristiques et des caractéristiques capacitives d'un trajet de décharge électrostatique, qui sont simultanément nécessaires entre une alimentation électrique (VDD) et la masse (VSS), sont combinées dans le même circuit, permettant au circuit de présenter une caractéristique capacitive pendant un fonctionnement normal; un trajet de décharge électrostatique est prévu lorsqu'un événement de décharge électrostatique se produit entre l'alimentation électrique (VDD) et la masse (VSS), ayant ainsi l'effet d'une protection contre les décharges électrostatiques, ce qui permet d'améliorer les capacités de décharge électrostatique de la puce.
(ZH) 一种基于MOS场效应晶体管的滤波电路及芯片,该滤波电路包括第一MOS场效应晶体管(M1)和静电释放单元;在正常工作时,第一MOS场效应晶体管(M1)的栅极(G)与衬底之间形成滤波电容;在发生ESD事件时,静电释放单元与第一MOS场效应晶体管(M1)形成将聚集的静电电荷转移至地(VSS)的放电通路。在第一MOS场效应晶体管(M1)的基础上,增设了静电释放单元,从而将电源(VDD)与地(VSS)之间同时需要的电容特性及ESD放电通路的特性结合至同一电路中,使该电路在正常工作时呈现电容特性;在电源(VDD)与地(VSS)之间发生ESD事件时提供ESD放电通路,起到ESD保护的作用,从而提升芯片的ESD能力。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)