Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018225929) PASSIVE CONJUNCTION CIRCUIT AND VOLTAGE MEASUREMENT CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/225929 International Application No.: PCT/KR2018/001186
Publication Date: 13.12.2018 International Filing Date: 26.01.2018
IPC:
H03M 1/12 (2006.01) ,G01R 19/257 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
19
Arrangements for measuring currents or voltages or for indicating presence or sign thereof
25
using digital measurement techniques
257
using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
Applicants:
SAMSUNG SDI CO., LTD. [KR/KR]; 150-20 Gongse-ro, Giheung-gu Yongin-si Gyeonggi-do 17084, KR
Inventors:
FRITZ, Juergen; AT
KORHERR, Thomas; AT
Agent:
PANKOREA PATENT AND LAW FIRM; 13F 70 Nonhyeon-ro 85-gil Gangnam-gu Seoul 06234, KR
Priority Data:
17174514.406.06.2017EP
Title (EN) PASSIVE CONJUNCTION CIRCUIT AND VOLTAGE MEASUREMENT CIRCUIT
(FR) CIRCUIT DE LIAISON PASSIF ET CIRCUIT DE MESURE DE TENSION
Abstract:
(EN) The present invention relates to a passive conjunction circuit (50) for an analog-to-digital converter, ADC, (20), wherein the passive conjunction circuit (50) comprises a first input node (11) configured for receiving an analog input signal to be converted by the ADC (20), a second input node (12) configured for receiving a reference voltage other than a ground voltage of the ADC (20), a first output node (13) configured to be connected to a first differential input (21) of the ADC (20), and a second output node (14) configured to be connected to a second differential input (22) of the ADC (20). A first voltage divider (15) is interconnected between the first input node (11) and the first output node (13), and a second voltage divider (16) is interconnected between the second input node (12) and the second output node (14). Preferably, the first voltage divider (15) comprises a first resistance connected in series with a second resistance and the second voltage divider (16) comprises a third resistance connected in series with a fourth resistance, wherein the fourth resistance is part of the second resistance.
(FR) La présente invention concerne un circuit de liaison passif (50) pour un convertisseur analogique-numérique, CAN, (20), le circuit de liaison passif (50) comprenant un premier nœud d'entrée (11) configuré pour recevoir un signal d'entrée analogique à convertir par le CAN (20), un second nœud d'entrée (12) configuré pour recevoir une tension de référence différente d'une tension de masse du CAN (20), un premier nœud de sortie (13) configuré pour être connecté à une première entrée différentielle (21) du CAN (20), et un second nœud de sortie (14) configuré pour être connecté à une seconde entrée différentielle (22) du CAN (20). Un premier diviseur de tension (15) est interconnecté entre le premier nœud d'entrée (11) et le premier nœud de sortie (13), et un second diviseur de tension (16) est interconnecté entre le second nœud d'entrée (12) et le second nœud de sortie (14). De préférence, le premier diviseur de tension (15) comprend une première résistance connectée en série à une deuxième résistance et le deuxième diviseur de tension (16) comprend une troisième résistance connectée en série à une quatrième résistance, la quatrième résistance faisant partie de la deuxième résistance.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)