Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018223712) PIXEL CIRCUIT AND DRIVE METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12  

附图

1   2   3   4   5   6   7   8   9   10   11  

说明书

发明名称 : 像素电路及其驱动方法、显示面板和显示装置

[0001]
本申请要求于2017年6月5日提交中国专利局、申请号为201710414846.3、发明名称为“一种像素电路及其驱动方法、显示面板和显示装置”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

[0002]
本公开涉及显示屏领域,尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。

背景技术

[0003]
近年来,因为AMOLED(Active-matrix organic light emitting diode,有源矩阵有机发光二极体)显示器的优异显示效果,国内外AMOLED显示器大受青睐,其相关产业发展迅速,各种像素电路相继被开发出来。但应用在实际生产中所用到的制作AMOLED显示屏中的TFT(Thin Film Transistor,薄膜晶体管)的ELA(Excimer Laser Annealing,准分子激光退火)及掺杂(Doping)工艺并不能够保证TFT良好的均一性,从而存在Vth(开启电压)偏差现象,导致根据Vth获得的驱动电流出现偏差。例如,就AMOLED显示屏中最基本的2T1C(两个晶体管和一个电容的像素电路)电路来说,当相同的数据(Data)信号写入时,会由于电流公式中存在不同的Vth而导致各像素(pixel)亮度不均一。并且由于实际AMOLED显示器中存在导线压降,会导致驱动晶体管(DTFT)栅极电压变化即和电源距离不同的晶体管的栅极电压不同,从而导致AMOLED显示器的亮度有差异。
[0004]
发明内容
[0005]
第一方面,本公开的实施例提供一种像素电路,包括:驱动器、数据输入器、第一控制器、第二控制器、第一存储器和第二存储器;
[0006]
数据输入器连接第一扫描端、数据信号端和第一节点,该数据 输入器配置为在第一扫描端的控制下将数据信号端的参考电压传输至第一节点;
[0007]
第二控制器连接电源电平端、第二扫描端和第二节点,该第二控制器配置为在第二扫描端的控制下截止以使电源电平端和第二节点断开;
[0008]
驱动器连接第一节点、第二节点和第三节点,该驱动器配置为在第一节点的信号控制下将第二节点的信号传输至第三节点;
[0009]
第一控制器连接第三节点、第一扫描端和公共端,该第一控制器配置为在第一扫描端的控制下将第三节点的电压传输至公共端;
[0010]
连接电源电平端和第二节点,该第一存储器配置为存储电源电平端和第二节点之间的电压;第二存储器连接第二节点和第一节点,该第二存储器配置为存储第一节点和第二节点之间的电压;第一存储器存储的电压的最大值大于第二存储器存储的电压的最大值;
[0011]
数据输入器还配置为在第一扫描端的控制下将数据信号端的数据电压传输至第一节点;驱动器还配置为在第一节点和第二节点之间的电压差控制下截止;
[0012]
数据输入器还配置为在第一扫描端的控制下截止;第二控制器还配置为在第二扫描端的控制下将电源电平端的电源电压传输至第二节点;驱动器还配置为在第一节点和第二节点的电压差控制下处于放大状态,并在第二节点的电压控制下向第三节点输出驱动信号。
[0013]
可选的,像素电路还包括显示器,显示器连接第三节点和公共端,用于在驱动信号的控制下发光。
[0014]
可选的,驱动器包括第一晶体管;第一晶体管的栅极连接第一节点,第一晶体管的第一端连接第二节点,第一晶体管的第二端连接第三节点。
[0015]
可选的,数据输入器包括第二晶体管;第二晶体管的栅极连接第一扫描端,第二晶体管的第一端连接数据信号端,第二晶体管的第二端连接第一节点。
[0016]
可选的,第一控制器包括第三晶体管;第三晶体管的栅极连接 第一扫描端,第三晶体管的第一端连接第三节点,第三晶体管的第二端连接公共端。
[0017]
可选的,第二控制器包括第四晶体管;第四晶体管的栅极连接第二扫描端,第四晶体管的第一端连接电源电平端,第四晶体管的第二端连接第二节点。
[0018]
可选的,第一存储器包括第一电容;第一电容的第一端连接电源电平端,第一电容的第二端连接第二节点。
[0019]
可选的,第二存储器包括第二电容;第二电容的第一端连接第二节点,第二电容的第二端连接第一节点。
[0020]
可选的,显示器包括发光二极管;发光二极管的阳极连接第三节点,发光二极管的阴极连接公共端。
[0021]
第二方面,本公开的实施例提供一种第一方面提供的像素电路的驱动方法,包括:重置阶段、数据写入阶段和驱动阶段;重置阶段、数据写入阶段和驱动阶段为依次循环连续的时段;
[0022]
在重置阶段:数据输入器在第一扫描端的控制下将数据信号端的参考电压传输至第一节点;第二控制器在第二扫描端的控制下处于截止状态;驱动器在第一节点的信号控制下将第二节点的电压传输至第三节点,第一控制器在第一扫描端的控制下将第三节点的电压传输至公共端;第一存储器存储电源电平端和第二节点之间的电压;第二存储器存储第一节点和第二节点之间的电压;该阶段重置了第一节点和第二节点的电压,从而避免本次发光收到上次发光的影响。
[0023]
在数据写入阶段:数据输入器在第一扫描端的控制下将数据信号端的数据电压传输至第一节点;驱动器在第一节点和第二节点之间的电压差控制下截止;第二存储器存储第一节点和第二节点之间的电压;该阶段对第一节点写入数据电压,同时因为第一存储器和第二存储器的作用使第二节点电压也产生改变。
[0024]
在驱动阶段:数据输入器在第一扫描端的控制下截止;第二控制器在第二扫描端的控制下将电源电平端的电源电压传输至第二节点;驱动器在第一节点和第二节点的电压差控制下处于放大状态,并 在第二节点的电压控制下向第三节点输出驱动信号;该阶段通过改变第二节点电压,同时因为第二存储器的作用,使得第一节点电压也产生改变,第一节点和第二节点的电压差使得驱动器向第三节点发出驱动信号,由于本阶段和上一阶段造成的第一节点和第二节点电压的变化以及驱动电流的计算公式可以得到一个不含有开启电压和电源电压的驱动电流公式。
[0025]
第三方面,本公开的实施例提供一种显示面板,包括第一方面提供的像素电路。
[0026]
第四方面,本公开的实施例提供一种显示装置,包括第三方面提供的显示装置。

附图说明

[0027]
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
[0028]
图1为本公开实施例提供的一种像素电路结构示意图;
[0029]
图2为本公开实施例提供的一种像素电路结构示意图;
[0030]
图3为本公开实施例提供的一种像素电路的信号时序图;
[0031]
图4为本公开实施例提供的像素电路在重置阶段的结构示意图;
[0032]
图5为本公开实施例提供的像素电路在重置阶段的信号时序图;
[0033]
图6为本公开实施例提供的像素电路在数据写入阶段的结构示意图;
[0034]
图7为本公开实施例提供的像素电路在数据写入阶段的信号时序图;
[0035]
图8为本公开实施例提供的像素电路在发光阶段的结构示意图;
[0036]
图9为本公开实施例提供的像素电路在发光阶段的信号时序图;
[0037]
图10为本公开实施例提供的显示面板的结构示意图;
[0038]
图11为本公开实施例提供的显示装置的结构示意图。

具体实施方式

[0039]
下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
[0040]
需要说明的是,本公开实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本公开实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
[0041]
还需要说明的是,本公开实施例中,“的(英文:of)”,“相应的(英文:corresponding,relevant)”和“对应的(英文:corresponding)”有时可以混用,应当指出的是,在不强调其区别时,其所要表达的含义是一致的。
[0042]
本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件,根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的,所以其源极、漏极是可以互换的。在本公开实施例中,为区分晶体管除栅极之外的两极,将其中源极称为第一端,漏极称为第二端。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。
[0043]
现有技术中因为TFT的制造工艺问题,使得该TFT提供的Vth不一致,进而导致根据Vth获得的驱动电流出现偏差。例如,当TFT给显示面板的像素电路提供的Vth不一致时,会导致显示面板发光不 均,同时因为导线压降的问题,不同位置的像素电路能得到的电源电压也不一致,使得显示面板和驱动IC距离不同的像素电路发光亮度也不同。
[0044]
为了解决上述问题,参照图1所示,本公开实施例提供一种像素电路,包括:驱动器11、数据输入器12、第一控制器13、第二控制器14、第一存储器15和第二存储器16。
[0045]
数据输入器12连接第一扫描端Gate、数据信号端DL和第一节点N1,数据输入器12配置为在第一扫描端Gate的控制下将数据信号端DL的参考电压传输至第一节点N1。
[0046]
第二控制器14连接电源电平端DY、第二扫描端EM和第二节点N2,第二控制器14配置为在第二扫描端EM的控制下截止以使电源电平端DY和第二节点N2断开。
[0047]
驱动器11连接第一节点N1、第二节点N2和第三节点N3,驱动器11配置为在第一节点N1的信号控制下将第二节点N2的信号传输至第三节点N3。
[0048]
第一控制器13连接第三节点N3、第一扫描端Gate和公共端Vss,第一控制器13配置为在第一扫描端Gate的控制下将第三节点N3的电压传输至公共端Vss。
[0049]
第一存储器15连接电源电平端DY和第二节点N2,第一存储器15配置为存储电源电平端DY和第二节点N2之间的电压。第二存储器16连接第二节点N2和第一节点N1,第二存储器16配置为存储第一节点N1和第二节点N2之间的电压。第一存储器15存储的电压的最大值大于第二存储器16存储的电压的最大值。
[0050]
数据输入器12还配置为在第一扫描端Gate的控制下将数据信号端DL的数据电压传输至第一节点N1。驱动器11还配置为在第一节点N1和第二节点N2之间的电压差控制下截止。
[0051]
数据输入器12还配置为在第一扫描端Gate的控制下截止。第二控制器14还配置为在第二扫描端EM的控制下将电源电平端DY的电源电压传输至第二节点N2。驱动器11还配置为在第一节点N1 和第二节点N2的电压差控制下处于放大状态,并在第二节点N2的电压控制下向第三节点N3输出驱动信号。
[0052]
本公开实施例提供的像素电路,因为该像素电路包括:驱动器11、数据输入器12、第一控制器13、第二控制器14、第一存储器15和第二存储器16。数据输入器12连接第一扫描端Gate、数据信号端DL和第一节点N1,该数据输入器12配置为在第一扫描端Gate的控制下将数据信号端DL的参考电压传输至第一节点N1。第二控制器14连接电源电平端DY、第二扫描端EM和第二节点N2,该第二控制器14配置为在第二扫描端EM的控制下截止以使电源电平端DY和第二节点N2断开。驱动器11连接第一节点N1、第二节点N2和第三节点N3,该驱动器11在第一节点N1的信号控制下将第二节点N2的信号传输至第三节点N3。第一控制器13连接第三节点N3、第一扫描端Gate和公共端Vss,该第一控制器13配置为在第一扫描端Gate的控制下将第三节点N3的电压传输至公共端Vss。第一存储器15连接电源电平端DY和第二节点N2,该第一存储器15配置为存储电源电平端DY和第二节点N2之间的电压。第二存储器16连接第二节点N2和第一节点N1,该第二存储器16配置为存储第一节点N1和第二节点N2之间的电压。第一存储器15存储的电压的最大值大于第二存储器16存储的电压的最大值。数据输入器12还配置为在第一扫描端Gate的控制下将数据信号端DL的数据电压传输至第一节点N1。驱动器11还配置为在第一节点N1和第二节点N2之间的电压差控制下截止。数据输入器12还配置为在第一扫描端Gate的控制下截止。第二控制器14还配置为在第二扫描端EM的控制下将电源电平端DY的电源电压传输至第二节点N2。驱动器11还配置为在第一节点N1和第二节点N2的电压差控制下处于放大状态,并在第二节点N2的电压控制下向第三节点N3输出驱动信号。所以在驱动该像素电路时,首先通过第一扫描端Gate、数据信号端DL和第二扫描端EM的电压控制,使第一节点N1的电位变为参考电压,使第二节点N2的电压通过第三节点N3直接进入公共端Vss,从而重置了第二节点 N2的电位。而后通过对数据信号端DL的电压控制使第一节点N1的电压变为数据电压,同时因为第二存储器16和第一存储器15的作用,第二节点N2的电压也相应产生变化。最后通过对第一扫描端Gate和第二扫描端EM的电压控制,使第二节点N2的电压变为电源电压,因为第二存储器16的作用使第一节点N1的电压也相应产生变化,从而使得驱动器11向第三节点N3输出驱动信号。整个像素电路的驱动过程中,通过第一扫描端Gate、第二扫描端EM、数据信号端DL以及各个器的共同作用使得最终驱动器11的导通电压公式中不出现开启电压和电源电压,从而使得根据该导通电压获得的驱动电流不受开启电压和电源电压的影响,避免了获得的驱动电流出现偏差。
[0053]
例如,如图1所示,上述像素电路还可包括显示器17,显示器17连接第三节点N3和公共端Vss,显示器17配置为在驱动信号的控制下发光。在本发明提供的实施例中,由于最终驱动器11的导通电压公式中不出现开启电压和电源电压,则显示器17的电流公式中也不出现开启电压和电源电压,进而显示器17的发光亮度跟开启电压和电源电压无关,像素电路组成的显示面板发光亮度也就保持了一致。所以本公开实施例提供的像素电路发光亮度会保持不变,也就解决了多个像素电路组成的显示面板因为开启电压和电源电压的不一致导致亮度不均的问题。
[0054]
为了更详细说明本公开实施例提供的像素电路,参照图2所示,对本公开实施例提供的像素电路具体结构进行说明,其中:
[0055]
驱动器11包括第一晶体管T1。第一晶体管T1的栅极连接第一节点N1,第一晶体管T1的第一端连接第二节点N2,第一晶体管T1的第二端连接第三节点N3。
[0056]
数据输入器12包括第二晶体管T2。第二晶体管T2的栅极连接第一扫描端Gate,第二晶体管T2的第一端连接数据信号端DL,第二晶体管T2的第二端连接第一节点N1。
[0057]
第一控制器13包括第三晶体管T3。第三晶体管T3的栅极连接第一扫描端Gate,第三晶体管T3的第一端连接第三节点N3,第三晶 体管T3的第二端连接公共端Vss。
[0058]
第二控制器14包括第四晶体管T4。第四晶体管T4的栅极连接第二扫描端EM,第四晶体管T4的第一端连接电源电平端DY,第四晶体管T4的第二端连接第二节点N2。
[0059]
第一存储器15包括第一电容01。第一电容01的第一端连接电源电平端,第一电容01的第二端连接第二节点N2。第二存储器16包括第二电容02。第二电容02的第一端连接第二节点N2,第二电容02的第二端连接第一节点N1。在本公开的一个实施例中,第一电容01的电容值C1远大于第二电容02的电容值C2。
[0060]
显示器17包括发光二极管OLED。发光二极管OLED的阳极连接第三节点N3,发光二极管OLED的阴极连接公共端Vss。
[0061]
本公开实施例中所采用的开关晶体管和驱动晶体管均为P型晶体管,但在此像素电路中也可使用N型晶体管。N型开关晶体管为在栅极为高电平时导通工作,在栅极为低电平时截止。P型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压),且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。N型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压),且栅极源极的压差的绝对值大于阈值电压时,处于放大状态或饱和状态。在实际中,本公开实施例提供的像素电路也可以采用N型晶体管,结构上需要对驱动器做相应简单改动,而在操作中只需要对开关信号进行简单替换(高电平变低电平,低电平变高电平)即可,这中改变对于本领域技术人员来讲是很显而易见可以得到的,也在本公开实施例保护范围内。
[0062]
为了体现本公开实施例提供的像素电路的驱动过程,本公开实施例还提供一种像素电路的驱动方法,包括重置阶段、数据写入阶段和发光阶段;重置阶段、数据写入阶段和发光阶段为依次循环连续的三个时段。
[0063]
参照图1和图3对本公开实施例提供的像素电路的驱动方法进行具体说明:
[0064]
在重置阶段(t1):由图3时序图可知此阶段,第一扫描端Gate置低电平,第二扫描端EM置高电平,数据信号端DL为参考电压Vref。
[0065]
数据输入器12在第一扫描端Gate的控制下将数据信号端DL的参考电压Vref传输至第一节点N1。第二控制器14在第二扫描端EM的控制下处于截止状态。驱动器11在第一节点N1的信号控制下将第二节点N2的电压传输至第三节点N3。第一控制器13在第一扫描端Gate的控制下将第三节点N3的电压传输至公共端Vss。第一存储器15存储电源电平端DY和第二节点N2之间的电压。第二存储器16存储第一节点N1和第二节点N2之间的电压。
[0066]
具体的,重置阶段主要作用是将第一节点N1和第二节点N2的电压从上一驱动过程的发光阶段的电压重置回来以便进行本次发光。
[0067]
在数据写入阶段(t2):由图3时序图可知此阶段,第一扫描端Gate置低电平,第二扫描端EM置高电平,数据信号端DL为数据电压Vdata。在本公开的实施例中,参考电压Vref为低电平,数据电压Vdata小于参考电压Vref。
[0068]
数据输入器12在第一扫描端Gate的控制下将数据信号端DL的数据电压Vdata传输至第一节点N1。驱动器11在第一节点N1和第二节点N2之间的电压差控制下截止。第二存储器16存储第一节点N1和第二节点N2之间的电压。
[0069]
具体的,数据写入阶段主要是为了使第二节点N2在第一节点N1的电压变化和第一存储器15以及第二存储器16的作用下产生需要的电压变化。
[0070]
在驱动阶段(t3):由图3时序图可知此阶段,第一扫描端Gate置高电平,第二扫描端EM置低电平,数据信号端DL不做控制。
[0071]
数据输入器12在第一扫描端Gate的控制下截止。第二控制器14在第二扫描端EM的控制下将电源电平端DY的电源电压Vdd传输至第二节点N2。驱动器11在第一节点N1和第二节点N2的电压差控制下处于放大状态,并在第二节点N2的电压控制下向第三节点N3输出驱动信号。
[0072]
具体的,驱动阶段通过改变第二节点N2电压,同时因为第二存储器16的作用,使得第一节点N1电压也产生改变。第一节点N1和第二节点N2的电压差使得驱动器11向第三节点N3发出驱动信号。由于本阶段和上一阶段造成的第一节点N1和第二节点N2电压的变化以及驱动电流的计算公式可以得到一个不含有开启电压Vth和电源电压Vdd的驱动电流公式,从而使得根据该像素电路获得的驱动电流恒定,即通过该像素电路为例如显示器等结构提供的驱动电流恒定,该像素电路组成的显示面板也不会再因为各像素电路的开启电压不同和电源电压的不同而亮度不均匀。
[0073]
需要说明的是,因为重置阶段需要使得第二节点N2电压下降重置,因为第一存储器15的作用,此阶段需要足够时间。因为数据写入阶段需要使得第二节点N2电压在因为第一节点N1的电压变化而变化后不会降低太多,所以数据写入阶段的时间要较短,即t1>t2;发光阶段则不做具体限制。
[0074]
示例性的,参照图4所示的重置阶段的像素电路结构图(图4中晶体管上有斜线的表示截止)和图5所示的时序状态图(图中阴影部分表示为像素电路所处的时段)对本公开实施提供的像素电路在重置阶端的工作原理进行说明:
[0075]
在重置阶段即t1阶段:令第一扫描端Gate置低电平,使得第二晶体管T2和第三晶体管T3导通。控制数据信号端DL输入参考电压Vref,使得第一节点N1电压变为Vref。令第二扫描端EM置高电平,使得第四晶体管T4截止。因为上一驱动过程最后的发光阶段的影响,此时第二节点N2电压为电源电平端DY的电源电压Vdd。又因为此阶段第一晶体管T1和第三晶体管T3均导通,所以第二节点N2电压会逐渐降低直至第一晶体管T1处于截止,即第二节点N2电位变为Vref-Vth为止。
[0076]
示例性的,参照图6所示的数据写入阶段的像素电路结构图(图6中晶体管上有斜线的表示截止)和图7所示的时序状态图(图中阴影部分表示为像素电路所处的时段)对本公开实施提供的像素电路在 数据写入阶段的工作原理进行说明:
[0077]
在数据写入阶段即t2阶段:令第一扫描端Gate置低电平,使得第二晶体管T2和第三晶体管T3导通。令第二扫描端EM置高电平,使得第四晶体管T4截止。控制数据信号端DL输入数据电压Vdata,使得第一节点N1电压变为Vdata。因为第一电容01和第二电容02的耦合作用,使得第二节点电压变为Vref-Vth+(Vdata-Vref)C2/(C1+C2),此阶段需要保证第二节点N2电压不会因为第一晶体管T1和第三晶体管T3的导通而产生较大变化,所以需要第一电容01的电容值C1足够大,而且数据写入阶段的时间要比较小才可以。
[0078]
示例性的,参照图8所示的驱动阶段的像素电路结构图(图8中晶体管上有斜线的表示截止)和图9所示的时序状态图(图中阴影部分表示为像素电路所处的时段)对本公开实施提供的像素电路在发光阶段的工作原理进行说明:
[0079]
在驱动阶段即t3阶段:令第一扫描端Gate置高电平,使得第二晶体管T2和第三晶体管T3截止。令第二扫描端EM置低电平,使得第四晶体管T4导通,使得第二节点N2电压跳变为电源电压Vdd,因为第一电容01的耦合作用,使第一节点N1的电压变为Vdata+Vdd-Vref+Vth-(Vdata-Vref)C2/(C1+C2)。此时对数据信号端DL不做控制。在第一节点N1和第二节点N2的电压差Vgs的控制下使得第一晶体管T1处于放大状态,从而向第三节点N3发出驱动信号,驱动电流则为Idrive=K[Vgs-Vth] 2=K[(Vdata-Vref)C1/(C1+C2)] 2≈K(Vdata-Vref) 2(因为C1足够大,远大于C2)。可以从公式中看出,经过三个阶段以后,驱动电流不受开启电压和电源电压的影响。
[0080]
上述实施例提供的像素电路的驱动方法,因为在本公开的实施例提供的像素电路中:驱动器11可为第一晶体管T1。第一晶体管T1的栅极连接第一节点N1,第一晶体管T1的第一端连接第二节点N2,第一晶体管T1的第二端连接第三节点N3。数据输入器12可为第二晶体管T2。第二晶体管T2的栅极连接第一扫描端Gate,第二晶体管 T2的第一端连接数据信号端DL,第二晶体管T2的第二端连接第一节点N1。第一控制器13可为第三晶体管T3,第三晶体管T3的栅极连接第一扫描端Gate,第三晶体管T3的第一端连接第三节点N3,第三晶体管T3的第二端连接公共端Vss。第二控制器14可为第四晶体管T4,第四晶体管T4的栅极连接第二扫描端EM,第四晶体管T4的第一端连接电源电平端DY,第四晶体管T4的第二端连接第二节点N2。第一存储器15可为第一电容01,第一电容01的第一端连接电源电平端DY,第一电容01的第二端连接第二节点N2。第二存储器16可为第二电容02,第二电容02的第一端连接第二节点N2,第二电容02的第二端连接第一节点N1。第一电容01的电容值远大于第二电容02的电容值。在对该像素电路进行驱动时,首先重置阶段,在第一扫描端Gate控制下使第二晶体管T2和第三晶体管T3导通,在第二扫描端EM控制下使第四晶体管T4截止,数据信号端DL控制为参考电压从而将第一节点N1和第二节点N2的电压从上一驱动过程的发光阶段的电压重置。然后数据写入阶段,在第一扫描端Gate控制下使得第二晶体管T2和第三晶体管T3导通,在第二扫描端EM控制下使得第四晶体管T4截止,控制数据信号端DL输入数据电压,从而使第二节点N2在第一节点N1的电压变化和第一存储器15以及第二存储器16的作用下产生需要的电压变化。最后驱动阶段,在第一扫描端Gate控制下使得第二晶体管T2和第三晶体管T3截止,在第二扫描端EM控制下使得第四晶体管T4导通,使得第二节点N2的电压跳变为电源电压,从而通过改变第二节点N2的电压同时因为第二存储器的作用,使得第一节点N1的电压也产生改变。第一节点N1和第二节点N2的电压差使得驱动器11向第三节点N3发出驱动信号。整个驱动过程由三个阶段造成的第一节点N1和第二节点N2电压的变化以及驱动电流的计算公式可以得到一个不含有开启电压和电源电压的驱动电流公式,从而使得根据该像素电路获得的驱动电流恒定,即通过该像素电路为例如显示器等结构提供的驱动电流恒定,该像素电路组成的显示面板也不会再因为各像素电路的开启电压 不同和电源电压的不同而亮度不均匀。
[0081]
本公开实施例还提供一种显示面板,包括前述实施例提供的像素电路。
[0082]
示例性的,参照图10所示的显示面板,显示面板100包括显示区域101和驱动区域102,其中,显示区域101中包括多个前述实施例提供的像素电路103。
[0083]
本公开的实施例提供一种显示装置,包括上述的显示面板。示例性的,参照图11所示的显示装置,显示装置1001包括显示面板100。显示装置100还可包括适用的其他结构。这里的显示装置100可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0084]
本公开实施例还提供一种计算机程序,该计算机程序可直接加载到存储器中,并含有软件代码,该计算机程序经由计算机载入并执行后能够实现上述的驱动像素电路的过程。
[0085]
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。

权利要求书

[权利要求 1]
一种像素电路,包括:驱动器、数据输入器、第一控制器、第二控制器、第一存储器和第二存储器; 所述数据输入器连接第一扫描端、数据信号端和第一节点,所述数据输入器配置为在所述第一扫描端的控制下将所述数据信号端的参考电压传输至所述第一节点; 所述第二控制器连接电源电平端、第二扫描端和第二节点,所述第二控制器配置为在所述第二扫描端的控制下截止以使所述电源电平端和所述第二节点断开; 所述驱动器连接所述第一节点、所述第二节点和第三节点,所述驱动器配置为在所述第一节点的信号控制下将所述第二节点的信号传输至所述第三节点; 所述第一控制器连接所述第三节点、所述第一扫描端和公共端,所述第一控制器配置为在所述第一扫描端的控制下将所述第三节点的电压传输至所述公共端; 所述第一存储器连接所述电源电平端和所述第二节点,所述第一存储器配置为存储所述电源电平端和所述第二节点之间的电压;所述第二存储器连接所述第二节点和所述第一节点,所述第二存储器配置为存储所述第一节点和所述第二节点之间的电压;所述第一存储器存储的电压的最大值大于所述第二存储器存储的电压的最大值; 所述数据输入器还配置为在所述第一扫描端的控制下将所述数据信号端的数据电压传输至所述第一节点;所述驱动器还配置为在所述第一节点和所述第二节点之间的电压差控制下截止; 所述数据输入器还配置为在所述第一扫描端的控制下截止;所述第二控制器还配置为在所述第二扫描端的控制下将所述电源电平端的电源电压传输至所述第二节点;所述驱动器还配置为在所述第一节点和所述第二节点的电压差控制下处于放大状态,并在所述第二节点的电压控制下向所 述第三节点输出驱动信号。
[权利要求 2]
根据权利要求1所述的像素电路,其中,所述像素电路还包括显示器,所述显示器连接所述第三节点和所述公共端,所述显示器配置为在所述驱动信号的控制下发光。
[权利要求 3]
根据权利要求1所述的像素电路,其中,所述驱动器包括第一晶体管; 所述第一晶体管的栅极连接所述第一节点,所述第一晶体管的第一端连接所述第二节点,所述第一晶体管的第二端连接所述第三节点。
[权利要求 4]
根据权利要求1所述的像素电路,其中,所述数据输入器包括第二晶体管; 所述第二晶体管的栅极连接所述第一扫描端,所述第二晶体管的第一端连接所述数据信号端,所述第二晶体管的第二端连接所述第一节点。
[权利要求 5]
根据权利要求1所述的像素电路,其中,所述第一控制器包括第三晶体管; 所述第三晶体管的栅极连接所述第一扫描端,所述第三晶体管的第一端连接所述第三节点,所述第三晶体管的第二端连接所述公共端。
[权利要求 6]
根据权利要求1所述的像素电路,其中,所述第二控制器包括第四晶体管; 所述第四晶体管的栅极连接所述第二扫描端,所述第四晶体管的第一端连接所述电源电平端,所述第四晶体管的第二端连接所述第二节点。
[权利要求 7]
根据权利要求1所述的像素电路,其中,所述第一存储器包括第一电容; 所述第一电容的第一端连接所述电源电平端,所述第一电容的第二端连接所述第二节点。
[权利要求 8]
根据权利要求1所述的像素电路,其中,所述第二存储器包括第二电容; 所述第二电容的第一端连接所述第二节点,所述第二电容的第二端连 接所述第一节点。
[权利要求 9]
根据权利要求2所述的像素电路,其中,所述显示器包括发光二极管; 所述发光二极管的阳极连接所述第三节点,所述发光二极管的阴极连接所述公共端。
[权利要求 10]
一种如权利要求1-9任一项所述的像素电路的驱动方法,包括重置阶段、数据写入阶段和驱动阶段;所述重置阶段、所述数据写入阶段和所述驱动阶段为依次循环连续的时段; 在所述重置阶段: 所述数据输入器在所述第一扫描端的控制下将所述数据信号端的参考电压传输至所述第一节点;所述第二控制器在所述第二扫描端的控制下处于截止状态;所述驱动器在所述第一节点的信号控制下将所述第二节点的电压传输至所述第三节点,所述第一控制器在所述第一扫描端的控制下将所述第三节点的电压传输至所述公共端;所述第一存储器存储所述电源电平端和所述第二节点之间的电压;所述第二存储器存储所述第一节点和所述第二节点之间的电压; 在所述数据写入阶段: 所述数据输入器在所述第一扫描端的控制下将所述数据信号端的数据电压传输至所述第一节点;所述驱动器在所述第一节点和所述第二节点之间的电压差控制下截止;所述第二存储器存储所述第一节点和所述第二节点之间的电压; 在所述驱动阶段: 所述数据输入器在所述第一扫描端的控制下截止;所述第二控制器在所述第二扫描端的控制下将所述电源电平端的电源电压传输至所述第二节点;所述驱动器在所述第一节点和所述第二节点的电压差控制下处于放大状态,并在所述第二节点的电压控制下向所述第三节点输出驱动信号。
[权利要求 11]
一种显示面板,包括权利要求1-9任一项所述的像素电路。
[权利要求 12]
一种显示装置,包括权利要求11所述的显示面板。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]  
[ 图 7]  
[ 图 8]  
[ 图 9]  
[ 图 10]  
[ 图 11]