Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018223622) CONTROL CIRCUIT, BIAS CIRCUIT, AND CONTROL METHOD
Document

说明书

发明名称 0001   0002  (R91)   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198  

权利要求书

1   2   3   4   5   6   7   8   9   10   11  

附图

0001   0002   0003   0004   0005   0006   0007   0008   0009   0010  

说明书

发明名称 : 一种控制电路、偏置电路及控制方法

[0001]
相关申请的交叉引用
[0002]
[根据细则91更正 28.11.2017] 
本申请基于申请号为201710427073.2、申请日为2017年06月08日的中国专利申请提出,并要求该中国专利申请的优先权,该中国专利申请的全部内容在此引入本申请作为参考。

技术领域

[0003]
本发明涉及功率放大器的偏置电路,尤其涉及一种控制电路、偏置电路及控制方法。

背景技术

[0004]
功率放大器是一种有源电路,需要偏置电路来提供合适的偏置直流电流和偏置直流电压,才能正常工作,以满足功率放大器的各项指标,如线性度、效率、功率大小等等。
[0005]
在某些应用场合,需要根据不同需求,调整参考直流电流的大小、各偏置器件的偏置状态,通过使用同一偏置电路产生不同的功率,同时还需要满足功率放大器的各项指标,如线性度、功耗等等。
[0006]
现有技术中,利用可调偏置电路实现不同功率的输出,但存在的缺点是:直流电流控制精度差、调试不方便、偏置器件的工艺偏差和温度漂移使输出的功率大小和线性度发生漂移。
[0007]
因此,如何控制同一个偏置电路产生不同的功率输出以及满足线性度的稳定指标是目前亟待解决的问题。
[0008]
发明内容
[0009]
本发明实施例提供一种控制电路、偏置电路及控制方法。
[0010]
本发明实施例的技术方案是这样实现的:
[0011]
本发明实施例提供一种控制电路,应用于偏置电路,所述偏置电路包括:第一晶体管及第二晶体管;所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号;所述控制电路包括:
[0012]
检测电路,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;
[0013]
调整电路,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[0014]
上述方案中,调整电路,配置为:
[0015]
利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0016]
上述方案中,调整电路,配置为:
[0017]
利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0018]
本发明实施例提供一种偏置电路,包括:第一晶体管、第二晶体管、第三晶体管、控制电路、电压生成电路;其中,
[0019]
所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及 第二晶体管配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流;且所述第二晶体管利用所述偏置直流电流,并基于所述偏置电路的输入信号,得到目标输出信号;
[0020]
所述电压生成电路,配置为利用生成的与功率等级匹配的第一偏置直流电压控制第三晶体管输出目标输出信号,使得目标输出信号满足预设线性关系;
[0021]
控制电路包括:检测电路,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;调整电路,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[0022]
上述方案中,所述调整电路,配置为:
[0023]
利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0024]
上述方案中,所述调整电路,配置为:
[0025]
利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0026]
上述方案中,所述电压生成电路,还配置为生成与功率等级匹配的第二偏置直流电压,所述第二偏置直流电压作为第一晶体管、第二晶体管的栅极直流电压;所述第一偏置直流电压与第二偏置直流电压满足预设条件;所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0027]
上述方案中,所述电压生成电路,配置为利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏 置直流电压控制一个第三晶体管并输出目标输出信号,使得目标输出信号满足预设线性关系。
[0028]
本发明实施例提供一种控制方法,所述方法包括:
[0029]
将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为偏置电路的第一晶体管的漏端直流电压;所述第二直流电压为偏置电路的第二晶体管的漏端直流电压;
[0030]
利用比较结果调整所述第一直流电压和第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同;其中,
[0031]
所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。
[0032]
上述方案中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括:
[0033]
利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0034]
上述方案中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括:
[0035]
利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极电压,控制第一晶体管和第二晶体管的导通程度,以调整第一电压及第二电压。
[0036]
本发明实施例提供的控制电路、偏置电路及控制方法,将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作 中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同;其中,所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。在本发明实施例中,利用第一直流电压和第二直流电压的比较结果调整所述第一直流电压及第二直流电压,可使得第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。如此,可在外界因素如温度、工艺漂移等的影响下,使得偏置电路在功率等级与线性度方面取得更加稳定的性能。

附图说明

[0037]
图1为相关技术中一种偏置电路的组成结构示意图一;
[0038]
图2为相关技术中一种偏置电路的组成结构示意图二;
[0039]
图3为本发明实施例一控制电路结构示意图;
[0040]
图4为本发明实施例二偏置电路结构示意图;
[0041]
图5为本发明实施例三偏置电路组成结构示意图;
[0042]
图6为本发明实施例四偏置电路组成结构示意图;
[0043]
图7为本发明实施例五偏置电路组成结构示意图;
[0044]
图8为本发明实施例六偏置电路组成结构示意图;
[0045]
图9为本发明实施例七控制方法的流程示意图;
[0046]
图10为本发明实施例八偏置电路的实现方法的流程示意图。

具体实施方式

[0047]
相关技术中,偏置电路的一种电路组成结构如图1所示,其中,RFin是交流(射频)输入信号;RFout是输出的功率;Ccouple是信号耦合电容;Vbat是电源;Mref1、Mref2是偏置参考管;Mmir是直流电流输出管;Mcas 是共源共栅晶体管;L是负载电感;Itrim是参考直流电流源;Rtrim是调整电阻。
[0048]
图1所示的偏置电路的工作原理如下:在偏置电路提供的偏置直流电流作用下,将交流输入信号RFin进行不同放大倍数的放大,得到不同的输出功率RFout;其中,通过Mref2与Mmir,将偏置电路的输入参考直流电流Iref进行放大得到偏置直流电流;通过Itrim、Rtrim,Mref1、Mref2产生偏置电压给Mcas,以满足功率放大器的偏置需求。具体工作过程包括:当Rtrim调整电阻阻值为零时,由于Mref2与Mmir的栅极相连,而且Mref2与Mmir的漏端直流电压相等,因此,流经Mref2的直流电流与流经Mmir的直流电流的比值等于Mref2的尺寸(沟道宽度)与Mmir的尺寸(沟道宽度)的比值,因此在比值固定的情况下,可通过调整Itrim参考直流电流源的大小,在Mmir上输出放大后的偏置直流电流;但存在下面的缺陷:当Rtrim的阻值不为零时,由于Mmir的漏端直流电压等于Mref2的栅极直流电压加上Rtrim上的压降,再减去Mcas的栅源直流电压,而Mref2的漏端直流电压等于Mref2的栅极直流电压,造成Mref2与Mmir的漏端直流电压不相等,因此,流经Mref2的直流电流与流经Mmir的直流电流的比值不等于Mref2的尺寸(沟道宽度)与Mmir的尺寸(沟道宽度)的比值,造成直流电流控制精度差。
[0049]
图1所示的偏置电路中的共源共栅晶体管Mcas屏蔽了电源Vbat对偏置直流电流的影响,根据输出功率等级的需求,通过Itrim、Rtrim调整共源共栅晶体管Mcas栅极上的电压,通过Mref2与Mmir实现对偏置电路的输入参考直流电流的放大,以满足功率放大器的偏置需求。
[0050]
但是,图1所示的偏置电路存在以下缺点:第一、当调整电阻Rtrim的阻值不等于零时,Mref2、Mmir的漏端直流电压失配,流经Mmir的直流电流与流经Mref2的直流电流不成比例,因此,直流电流的控制精度差;第 二、流经Mmir的直流电流(偏置直流电流)和调整直流电流(Itrim)相互耦合的,调试不方便;第三、Mref1、Mref2、Mcas、Mmir、Rtrim的工艺偏差和温度飘移使Mref2和Mmir的漏端直流电压不能相互跟随,使得偏置电路输出的功率大小和线性度发生飘移。
[0051]
基于图1所示的偏置电路所存在的缺陷,产生了图2所示的偏置电路。如图2所示,RFin是交流(射频)输入信号;RFout是输出的功率;Ccouple是信号耦合电容;Vbat是电源;Mref2是偏置参考管;Mmir是直流电流输出管;Mcas是共源共栅晶体管;L是负载电感;Itrim是调整直流电流源;Rtrim是调整电阻;Iref是参考直流电流源。
[0052]
图2所示的偏置电路的工作原理如下:在偏置电路提供的偏置直流电流作用下,将交流输入信号RFin进行不同放大倍数的放大,得到不同的输出功率RFout;其中,通过Mref2、Mmir对偏置电路的输入参考直流电流Iref进行放大得到偏置直流电流;通过Rtrim、Itrim,产生偏置电压给Mcas,以满足功率放大器的偏置需求。具体工作过程如下:当调整Itrim或Rtrim使Mref2与Mmir的漏端电压相等,由于Mref2与Mmir的栅极直流电位相等,因此,流经Mref2的直流电流与流经Mmir的直流电流的比值等于Mref2的尺寸(沟道宽度)与Mmir的尺寸(沟道宽度)的比值;但存在下面的缺陷,当Rtrim或Itrim改变时,引起Mmir的漏端直流电压发生改变,造成Mref2与Mmir的漏端直流电压不相等,因此,流经Mref2的直流电流与流经Mmir的直流电流的比值不等于Mref2的尺寸与Mmir的尺寸的比值,造成直流电流的控制精度差。
[0053]
图2所示的偏置电路较图1所示的偏置直流电流的优点是:调整直流电流源Itrim和参考直流电流源Iref相互分离,使调试更加方便。
[0054]
然而,图2所示的偏置电路仍存在以下缺点:第一、Mref2、Mmir的漏端直流电压失配,直流电流控制精度差;第二、Mref1、Mref2、Mcas、 Mmir、Rtrim的工艺偏差和温度飘移会影响Mref2、Mmir的漏端直流电压,使得偏置电路输出的功率大小和线性度发生飘移。
[0055]
基于此,在本发明的各种实施例中:将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为偏置电路的第一晶体管的漏端直流电压;所述第二直流电压为偏置电路的第二晶体管的漏端直流电压;利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同;其中,所述第一晶体管的栅极与第二晶体管的栅极通过衰减交流信号的电阻连接;所述第一晶体管及第二晶体管配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。
[0056]
实施例一
[0057]
本实施例提供的控制电路,如图3所示,所述控制电路包括:检测电路31、调整电路32;其中,
[0058]
检测电路31,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;
[0059]
调整电路32,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[0060]
其中,所述第一晶体管的栅极与第二晶体管的栅极通过衰减交流信号的电阻连接;所述第一晶体管及第二晶体管配置为将偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。
[0061]
实际应用时,偏置电路的输入信号可以为射频输入信号,偏置电路的 目标输出信号可以为不同功率等级的射频输出信号,当目标输出信号的功率等级不同时,需要偏置电路提供不同的偏置直流电流;这里,通过调整偏置电路的输入参考直流电流的大小,第一晶体管和第二晶体管将偏置电路的输入参考直流电流进行放大得到满足实际需求的偏置直流电流,且所述第二晶体管利用偏置直流电流,并基于偏置电路的输入信号得到不同功率等级的目标输出信号。
[0062]
实际应用时,在偏置电路工作时,当第一晶体管的栅极直流电压发生改变引起第一晶体管和第二晶体管的漏端直流电压发生变化时,检测电路31检测第一直流电压(第一晶体管的漏端直流电压)和第二直流电压(第二晶体管的漏端直流电压)并进行比较,得到比较结果;调整电路32利用比较结果,控制第一晶体管和第二晶体管的栅极直流电压,通过调整第一晶体管和第二晶体管的阻抗实现第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相等。
[0063]
当第二晶体管的漏端直流电压发生变化且第一晶体管的漏端直流电压保持不变时,检测电路31检测第一直流电压(第一晶体管的漏端直流电压)和第二直流电压(第二晶体管的漏端直流电压)并进行比较,得到比较结果;调整电路32利用比较结果,控制第一晶体管和第二晶体管的栅极直流电压,通过调整第一晶体管和第二晶体管的阻抗,实现第一晶体管的漏端直流电压跟随第二晶体管的漏端直流电压的变化而变化,最终保证第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相等。
[0064]
在一实施例中,所述控制电路的功能可以通过运算放大器实现。
[0065]
由于第一晶体管的栅极与第二晶体管的栅极通过衰减交流信号的电阻连接,第一晶体管的栅极直流电压与第二晶体管的栅极直流电压相同,同时,第一晶体管的漏端直流电压与第二晶体管的漏端直流电压也相同,这里,流经第一晶体管的直流电流与流经第二晶体管的直流电流的比值等于 第一晶体管的尺寸与第二晶体管的尺寸的比值。
[0066]
在一实施例中,调整电路32,具体配置为:利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0067]
其中,导通程度是指通过改变第一晶体管和第二晶体管的阻抗实现第一晶体管和第二晶体管的漏端直流电压的改变。
[0068]
在一实施例中,调整电路32,具体配置为:利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通状态,以调整第一直流电压及第二直流电压。
[0069]
实际应用时,由于温漂的影响或者其他原因,会致使第一晶体管和第二晶体管的栅极直流电压发生变化,当第一晶体管和第二晶体管的栅极直流电压较大时,需要下拉第一晶体管和第二晶体管的栅极直流电压,从而能保证第一晶体管和第二晶体管的栅极直流电压的稳定。所述下拉的实现过程包括:利用比较结果驱动N沟道金属氧化物半导体场效应管(NMOS),所述NMOS的漏端连接第一晶体管和第二晶体管的栅极,所述NMOS的源端接地;
[0070]
当第一晶体管和第二晶体管的栅极直流电压较小时,需要上拉第一晶体管和第二晶体管的栅极直流电压,从而能保证第一晶体管和第二晶体管的栅极直流电压的稳定。所述上拉的实现过程包括:利用比较结果驱动所述NMOS,并通过减小NMOS的下拉能力,从而使第一、二晶体管的栅极直流电压上升。
[0071]
实际应用时,可以使用一个P沟道金属氧化物半导体场效应管(PMOS)向NMOS提供偏置直流电流和负载,所述PMOS的源端直流电流接收一路偏置直流电流。
[0072]
在本发明实施例中,调整电路32利用检测电路31得到的比较结果,直接控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压和第 二直流电压;或者,调整电路32利用检测电路31得到的比较结果,上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压和第二直流电压。两种方式都能够实现在偏置电路工作时,保证第一晶体管和第二晶体管的漏端直流电压相互跟随,使之相等。当第一晶体管和第二晶体管的漏端直流电压相同,且第一晶体管和第二晶体管的栅源直流电压相同时,流经第一晶体管的直流电流与流经第二晶体管的直流电流的比值等于第一晶体管的尺寸与第二晶体管的尺寸的比值;根据所述比值,第一晶体管及第二晶体管可以将所述偏置电路的输入参考直流电流进行放大得到不同的偏置直流电流,如此,能够提高偏置电路的直流电流控制精度。
[0073]
另,所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号可以得到不同功率等级的目标输出信号,能够在功率等级与线性度方面取得更加稳定的性能。
[0074]
实施例二
[0075]
本实施例提供的偏置电路,如图4所示,所述偏置电路包括:第一晶体管41、第二晶体管42、电压生成电路43、第三晶体管44、控制电路45;其中,
[0076]
所述第一晶体管41的栅极与第二晶体管42的栅极通过衰减交流信号的电阻连接;所述第一晶体管41及第二晶体管42配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流;且所述第二晶体管利用所述偏置直流电流,并基于所述偏置电路的输入信号,得到目标输出信号;
[0077]
所述电压生成电路43,配置为利用生成的与功率等级匹配的第一偏置直流电压控制第三晶体管44输出目标输出信号,使得目标输出信号满足预设线性关系;
[0078]
其中,所述预设线性关系可以是目标输出信号中的谐波信号与基频信 号的比值满足预设值。
[0079]
所述控制电路45具有图3所示的结果,包括:检测电路31,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管41的漏端直流电压;所述第二直流电压为第二晶体管42的漏端直流电压;调整电路32,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管41的漏端直流电压与第二晶体管42的漏端直流电压相同。
[0080]
实际应用时,偏置电路的输入信号可以为射频输入信号,偏置电路的目标输出信号可以为不同功率等级的射频输出信号,当目标输出信号的功率等级不同时,需要偏置电路提供不同的偏置直流电流;这里,通过调整偏置电路的输入参考直流电流的大小,第一晶体管和第二晶体管将偏置电路的输入参考直流电流进行放大得到满足实际需求的偏置直流电流,且所述第二晶体管利用偏置直流电流,并基于偏置电路的输入信号得到不同功率等级的目标输出信号。
[0081]
实际应用时,所述偏置电路利用控制电路45调整第一晶体管41、第二晶体管42的偏置状态,通过调整输入参考直流电流,结合第一晶体管41、第二晶体管42产生不同的偏置直流电流;第二晶体管42利用所述偏置直流电流,并基于偏置电路的输入信号可得到不同功率等级的目标输出信号,所述偏置电路能够在功率等级与线性度方面取得更加稳定的性能。
[0082]
其中,偏置电路产生的输出功率的大小,与偏置电流的大小、输入交流信号的大小等因素有关系。
[0083]
实际应用时,在偏置电路工作时,当第一晶体管41的栅极直流电压发生改变引起第一晶体管41和第二晶体管42的漏端直流电压发生变化时,检测电路31检测第一直流电压(相当于第一晶体管的漏端直流电压)和第二直流电压(相当于第二晶体管的漏端直流电压)并进行比较,得到比较 结果;调整电路32利用比较结果,控制第一晶体管41和第二晶体管42的栅极直流电压,通过调整第一晶体管41和第二晶体管42的阻抗实现第一晶体管41的漏端直流电压与第二晶体管42的漏端直流电压相等。
[0084]
当第二晶体管42的漏端直流电压发生变化且第一晶体管41的漏端直流电压保持不变时,检测电路31检测第一直流电压(相当于第一晶体管的漏端直流电压)和第二直流电压(相当于第二晶体管的漏端直流电压)并进行比较,得到比较结果;调整电路32利用比较结果,控制第一晶体管41和第二晶体管42的栅极直流电压,通过调整第一晶体管41和第二晶体管42的阻抗,实现第一晶体管41的漏端直流电压跟随第二晶体管42的漏端直流电压的变化而变化,最终保证第一晶体管41的漏端直流电压与第二晶体管42的漏端直流电压相等。
[0085]
在一实施例中,调整电路32,具体配置为:利用比较结果,控制第一晶体管41和第二晶体管42的导通程度,以调整第一直流电压及第二直流电压。
[0086]
其中,导通程度是指通过改变第一晶体管41和第二晶体管42的阻抗实现第一晶体管41和第二晶体管42的漏端直流电压的改变。
[0087]
在一实施例中,调整电路32,具体配置为:利用比较结果,通过上拉或下拉第一晶体管41和第二晶体管42的栅极直流电压,控制第一晶体管41和第二晶体管42的导通状态,以调整第一直流电压及第二直流电压并使之相等。其中,实际应用时,由于温度、工艺漂移,或工作条件发生变化的影响,会使得所述第一直流电压与第二直流电压不相等。
[0088]
在一实施例中,所述电压生成电路43,具体配置为利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏置直流电压控制一个第三晶体管44并输出目标输出信号,使得目标输出信号满足预设线性关系。
[0089]
这里,所述电压生成电路43可以通过至少一个电阻和一个电流源进行串联,得到一个串联之路,在串联之路的旁路上再引入至少一个电流源,所述旁路上引入的每个电流源的一端与电阻之间的连接点进行连接,所述旁路上引入的每个电流源的另一端与偏置电路的直流电源相连接。
[0090]
实际应用时,当需要偏置电路输出的目标输出信号的功率等级较大时,需要增大偏置电路的直流电源,这里,需要至少一个第三晶体管44来增大耐压,并利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏置直流电压控制一个第三晶体管44,目标输出信号依次从第三晶体管44的源端输入并从第三晶体管44的漏端输出,使得目标输出信号满足预设线性关系。
[0091]
在一实施例中,所述电压生成电路43,还配置为生成与功率等级匹配的第二偏置直流电压,所述第二偏置直流电压作为第一晶体管41、第二晶体管42的栅极直流电压;所述第一偏置直流电压与第二偏置直流电压满足预设条件;所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0092]
其中,所述第一偏置直流电压与第二偏置直流电压满足预设条件,是指第一偏置直流电压的和第二偏置直流电压的差值,可通过可调电阻、恒流源调整。也就是说,第一偏置直流电压的和第二偏置直流电压的差值等于可调电阻上的压降。
[0093]
第三晶体管44的个数为至少一个,可以在增大偏置电路的直流电源时满足耐压,还可以为检测电路31的检测输入端提供一个合适的直流输入电压范围,也就是说,在偏置电路工作时,在输出不同功率等级的目标输出信号时,需要选择合适的第二直流电压作为偏置电路的直流偏置条件。
[0094]
在一实施例中,所述偏置电路还包括:电感、直流电源;所述电感的一端连接直流电源,电感的另一端连接第三晶体管44的漏极,其中,
[0095]
所述电感,用做交流负载;
[0096]
所述直流电源,配置为为偏置电路供电。
[0097]
在本发明实施例中,在偏置电路工作时,当偏置电路使得第一晶体管41和第二晶体管42的栅源直流电压相同、且漏端直流电压相同时,流经第一晶体管41的直流电流与流经第二晶体管42的直流电流的比值一直等于第一晶体管41和第二晶体管42的尺寸的比值,而第一晶体管41和第二晶体管42的尺寸(沟道的宽)与工艺有关,因此,可提高直流电流的控制精度,可在功率等级与线性度方面获得更加稳定的性能;其中,第二晶体管42的漏端直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化,第一偏置直流电压与第二偏置直流电压的差值等于可调电阻上的压降。
[0098]
电压生成电路43利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏置直流电压控制一个第三晶体管44,目标输出信号依次从第三晶体管44的源端输入并从第三晶体管44的漏端输出,使得目标输出信号满足预设线性关系,偏置电路可在功率等级与线性度方面获得更加稳定的性能,调试更加灵活。
[0099]
当由于温度的影响引起第二偏置直流电压变化时,调整电路32仍可保证第一晶体管41和第二晶体管42的漏端直流电压相同,因此,可抵消温度的影响;
[0100]
实施例三
[0101]
本实施例是图4所示电路的一个具体应用实例。
[0102]
在本实施例中,如图5所示,偏置电路51包括:NMOS管Mref、NMOS管Mmir、NMOS管Mcas、运算放大器OPamp、直流电流源Iref、直流电流源Itrim、电阻Rtrim、电阻Rbias1、电容Cbias1、电阻Rbias2、电容Cbias2、电阻Rbias3、电容Cbias3、电感L、直流电源Vbat、输入交流信号RFin、输出功率RFout;NMOS管Mref的栅极通过衰减小交流输入信号RFin的电 阻Rbias1和NMOS管Mmir的栅极相连,NMOS管Mref的漏端和运算放大器OPamp的正相输入端相连,NMOS管Mmir的漏端通过电阻Rbias2和运算放大器OPamp的负相输入端相连,NMOS管Mref和直流电流源Iref相连,NMOS管Mmir的漏端和NMOS管Mcas的源端相连,电阻Rbias1、电容Cbias1、电阻Rbias2、电容Cbias2、电阻Rbias3、电容Cbias3、构成低通滤波器,配置为采集直流信号;其中,
[0103]
第一晶体管41为NMOS管Mref;
[0104]
第二晶体管42为NMOS管Mmir;
[0105]
电压生成电路43包括:直流电流源Itrim、电阻Rtrim;
[0106]
第三晶体管44为NMOS管Mcas;
[0107]
控制电路45包括:运算放大器OPamp。
[0108]
图5所示的偏置电路的工作原理为:
[0109]
通过运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态,再通过调整直流电流源Iref的大小,可得到不同的偏置直流电流,NMOS管Mmir利用所述偏置直流电流以及输入交流信号RFin,可得到不同功率等级的目标输出信号。
[0110]
运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态具体过程包括:
[0111]
当输入交流信号RFin、偏置电路工作时,由于直流电流源Iref的阻抗比NMOS管Mcas的源端阻抗大得多,导致NMOS管Mref的漏端的总阻抗比NMOS管Mmir的漏端的总阻抗大。因此负反馈环路比正反馈环路的增益大,电路整体为负反馈系统。其中,负反馈环路包括:运算放大器OPamp同NMOS管Mref漏端相连的输入端,运算放大器OPamp、NMOS管Mref栅极、NMOS管Mref,NMOS管Mref漏端;正反馈环路包括:运算放大器OPamp同NMOS管Mmir漏端相连的输入端,运算放大器OPamp、NMOS 管Mmir的栅极、NMOS管Mmir,NMOS管Mref漏端;所述负反馈系统包括所述负反馈环路和正反馈环路。
[0112]
当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多,如此,使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0113]
当调整电阻Rtrim或者Itrim时,引起NMOS管Mmir的漏端直流电压发生变化,NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压将会产生差值,当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多;当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多;最终所述负反馈系统使得NMOS管Mref的漏端直流电压和NMOS管Mmir的 漏端直流电压趋于相等。
[0114]
当NMOS管Mref与NMOS管Mmir的栅源直流电压、漏端直流电压相等时,流经NMOS管Mmir的直流电流等于Iref的值乘以NMOS管Mref与NMOS管Mmir的尺寸的比值,所述流经NMOS管Mmir的直流电流是偏置电路工作的偏置直流电流。
[0115]
本发明实施例中,电压生成电路43利用一个直流电流源Itrim、一个电阻Rtrim,在Mcas的栅极产生第一偏置直流电压,在Mref、Mmir的栅极产生第二偏置直流电压,第一偏置直流电压与第二偏置直流电压的差值为电阻Rtrim上的电压。其中,所述Mcas的栅极通过电阻Rbias3、电容Cbias3滤波后和电阻Rtrim相连。第一偏置直流电压生减去Mcas上的栅源直流电压,得到Mmir的漏端电压(第二直流电压),所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0116]
这里,电压生成电路43还可以利用实施例四、实施例五中的方式生成第一偏置直流电压、第二偏置直流电压。
[0117]
在本发明实施例中,在偏置电路工作中,利用硬件可编程的直流电流源Itrim、电阻Rtirm,生成调整电压Vtrim,用公式表达为:Vtrim=Itrim×Rtrim,使得NMOS管Mcas的栅极相对NMOS管Mmir的栅极有一个可控电压Vtrim,从而控制NMOS管Mref、NMOS管Mmir的漏端直流电压,使得NMOS管Mref的漏端直流电压与NMOS管Mmir的漏端直流电压相互跟随,进而使得偏置电路的直流电流控制精度大大提高;
[0118]
由于电阻Rtrim一端的电压与NMOS管Mref的栅极直流电压相同,因此流过电阻Rtrim的直流电流被运算放大器OPamp的输出端吸收。这里,可以是电阻Rtrim的一端与NMOS管Mref的栅极相连,也可以是没有直流电流的电阻连到NMOS管Mref的栅极,如此,NMOS管Mcas上的栅压对于NMOS管Mref、NMOS管Mmir的栅压的差值,只是由电阻Rtrim、直 流电流源Itrim决定,调试更加方便;
[0119]
利用硬件可编程的直流电流源Itrim、直流电流源Iref配合调整偏置电路中NMOS管Mref、NMOS管Mmir的偏置状态,可以针对不同功率等级,分别选取较优的偏置直流电流和偏置直流电压,使得偏置电路在功率等级、效率与线性度等方面取得更好的性能。
[0120]
实施例四
[0121]
本实施例是图4所示电路的一个具体应用实例。
[0122]
在本实施例中,如图6所示,偏置电路包括:NMOS管Mref、NMOS管Mmir、NMOS管Mcas3、NMOS管Mcas4、运算放大器OPamp、直流电流源Iref、直流电流源Itrim、电阻Rtrim1、电阻Rtrim2、电阻Rbias1、电容Cbias1、电阻Rbias2、电容Cbias2、电阻Rbias3、电容Cbias3、电阻Rbias4、电容Cbias4、电感L、直流电源Vbat、输入交流信号RFin、输出端RFout;NMOS管Mref的漏端和运算放大器OPamp的正相输入端相连,NMOS管Mmir的漏端通过电阻Rbias2和运算放大器OPamp的负相输入端相连;其中,
[0123]
第一晶体管41为NMOS管Mref;
[0124]
第二晶体管42为NMOS管Mmir;
[0125]
电压生成电路43包括:直流电流源Itrim、电阻Rtrim1、电阻Rtrim2;
[0126]
第三晶体管44包括NMOS管Mcas3、NMOS管Mcas4;
[0127]
控制电路45包括:运算放大器OPamp。
[0128]
图6所示的偏置电路的工作原理为:
[0129]
通过运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态,再通过调整直流电流源Iref的大小,可得到不同的偏置直流电流,NMOS管Mmir利用所述偏置直流电流以及输入交流信号RFin,可得到不同功率等级的目标输出信号。
[0130]
运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态具体过程包括:
[0131]
当输入交流信号RFin、偏置电路工作时,由于直流电流源Iref的阻抗比NMOS管Mcas的源端阻抗大得多,导致NMOS管Mref的漏端的总阻抗比NMOS管Mmir的漏端的总阻抗大。因此负反馈环路比正反馈环路的增益大,电路整体为负反馈系统。其中,负反馈环路包括:运算放大器OPamp同NMOS管Mref漏端相连的输入端,运算放大器OPamp、NMOS管Mref栅极、NMOS管Mref,NMOS管Mref漏端;正反馈环路包括:运算放大器OPamp同NMOS管Mmir漏端相连的输入端,运算放大器OPamp、NMOS管Mmir的栅极、NMOS管Mmir,NMOS管Mmir漏端;所述负反馈系统包括所述负反馈环路和正反馈环路。
[0132]
当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0133]
当调整电阻Rtrim或者Itrim时,引起NMOS管Mmir的漏端直流电压发生变化,NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压 将会产生差值,当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多;当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多;最终所述负反馈系统使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0134]
利用直流电流源Itrim、电阻Rtrim1、电阻Rtrim2,在NMOS管Mcas3、NMOS管Mcas4的栅极分别产生第一偏置直流电压,在NMOS管Mref、NMOS管Mmir的栅极产生第二偏置直流电压,第一偏置直流电压与第二偏置直流电压的差值为电阻Rtrim1和电阻Rtrim2上的电压和。
[0135]
NMOS管Mcas4栅极上的第一偏置直流电压生减去NMOS管Mcas3、NMOS管Mcas4上的栅源直流电压,得到NMOS管Mmir的漏端直流电压(相当于实施例一中的第二直流电压),所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0136]
实施例五
[0137]
本实施例是图4所示电路的一个具体应用实例。
[0138]
在本实施例中,如图7所示,偏置电路包括:NMOS管Mref、NMOS管Mmir、NMOS管Mcas3、NMOS管Mcas4、运算放大器OPamp、直流电流源Iref、直流电流源Itrim1、直流电流源Itrim2、电阻Rtrim1、电阻Rtrim2、电阻Rbias1、电容Cbias1、电阻Rbias2、电容Cbias2、电阻Rbias3、电容Cbias3、电阻Rbias4、电容Cbias4、电感L、直流电源Vbat、输入交流信号 RFin、输出端RFout;NMOS管Mref的漏端和运算放大器OPamp的正相输入端相连,NMOS管Mmir的漏端通过电阻Rbias2和运算放大器OPamp的负相输入端相连;其中,
[0139]
第一晶体管41为NMOS管Mref;
[0140]
第二晶体管42为NMOS管Mmir;
[0141]
电压生成电路43包括:直流电流源Itrim1、直流电流源Itrim2、电阻Rtrim1、电阻Rtrim2;
[0142]
第三晶体管44包括NMOS管Mcas3、NMOS管Mcas4;
[0143]
控制电路45包括:运算放大器OPamp。
[0144]
图7所示的偏置电路的工作原理为:
[0145]
通过运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态,再通过调整直流电流源Iref的大小,可得到不同的偏置直流电流,NMOS管Mmir利用所述偏置直流电流以及输入交流信号RFin,可得到不同功率等级的目标输出信号。
[0146]
运算放大器OPamp调整NMOS管Mref、NMOS管Mmir的偏置状态具体过程包括:
[0147]
当输入交流信号RFin、偏置电路工作时,由于直流电流源Iref的阻抗比NMOS管Mcas的源端阻抗大得多,导致NMOS管Mref的漏端的总阻抗比NMOS管Mmir的漏端的总阻抗大。因此负反馈环路比正反馈环路的增益大,电路整体为负反馈系统。其中,负反馈环路包括:运算放大器OPamp同NMOS管Mref漏端相连的输入端,运算放大器OPamp、NMOS管Mref栅极、NMOS管Mref,NMOS管Mref漏端;正反馈环路包括:运算放大器OPamp同NMOS管Mmir漏端相连的输入端,运算放大器OPamp、NMOS管Mmir的栅极、NMOS管Mmir,NMOS管Mmir漏端;所述负反馈系统包括所述负反馈环路和正反馈环路。
[0148]
当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0149]
当调整电阻Rtrim或者Itrim时,引起NMOS管Mmir的漏端直流电压发生变化,NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压将会产生差值,当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压高时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多;当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压低时,运算放大器OPamp将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多;最终负反馈系统使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0150]
利用直流电流源Itrim1和电阻Rtrim1在NMOS管Mcas3产生一个第一 偏置直流电压,利用直流电流源Itrim2、电阻Rtrim1、电阻Rtrim2在NMOS管Mcas4的栅极产生另一个第一偏置直流电压,在NMOS管Mref、NMOS管Mmir的栅极产生第二偏置直流电压,通过每个第一偏置直流电压分别控制NMOS管Mcas3和NMOS管Mcas4,可分别调试NMOS管Mcas3和NMOS管Mcas4的栅极直流电压,调试更加灵活。
[0151]
NMOS管Mcas4栅极上的第一偏置直流电压生减去NMOS管Mcas3、NMOS管Mcas4上的栅源直流电压,得到NMOS管Mmir的漏端直流电压(相当于实施一中的第二直流电压),所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0152]
实施例六
[0153]
本实施例是图4所示电路的一个具体应用实例。
[0154]
在本实施例中,如图8所示,偏置电路81包括:NMOS管Mref、NMOS管Mmir、NMOS管Mcas、运算放大器OPampA、直流电流源Iref、直流电流源Itrim、电阻Rtrim、电阻Rbias1、电容Cbias1、电阻Rbias2、电容Cbias2、电阻Rbias3、电容Cbias3、NMOS管Mn1、PMOS管Mp1、电感L、直流电源Vbat、输入交流信号RFin、输出端RFout;NMOS管Mref的漏端和运算放大器OPampA的负相输入端相连,NMOS管Mmir的漏端通过电阻Rbias2和运算放大器OPampA的正相输入端相连;其中,
[0155]
第一晶体管41为NMOS管Mref;
[0156]
第二晶体管42为NMOS管Mmir;
[0157]
电压生成电路43包括:直流电流源Itrim、电阻Rtrim;
[0158]
第三晶体管44为NMOS管Mcas;
[0159]
控制电路45包括:运算放大器OPampA。
[0160]
图8所示的偏置电路的工作原理为:
[0161]
当输入交流信号RFin、偏置电路工作时,由于温度或者其他的影响, NMOS管Mref和NMOS管Mmir两者中的至少一个的栅极直流电压发生变化时,利用运算放大器OPamp输出端输出的比较结果,通过上拉或下拉NMOS管Mref和NMOS管Mmir的栅极直流电压,控制NMOS管Mref和NMOS管Mmir的导通状态,以调整第一直流电压及第二直流电压,并使两者相等。
[0162]
当NMOS管Mref和NMOS管Mmir的栅极直流电压较大时,需要下拉NMOS管Mref和NMOS管Mmir的栅极直流电压,从而能保证NMOS管Mref和NMOS管Mmir的栅极直流电压的稳定。所述下拉的实现过程包括:利用运算放大器OPamp输出的比较结果驱动NMOS管Mn1,由于NMOS管Mn1的源端接地,可下拉NMOS管Mref和NMOS管Mmir的栅极直流电压;
[0163]
当NMOS管Mref和NMOS管Mmir的栅极直流电压较小时,需要上拉NMOS管Mref和NMOS管Mmir的栅极直流电压,从而能保证NMOS管Mref和NMOS管Mmir的栅极直流电压的稳定。所述上拉的实现过程包括:利用比较结果驱动NMOS管Mn1,来减小NMOS管Mn1的下拉能力,从而使NMOS管Mref以及NMOS管Mmir的栅极直流电压上升。其中,PMOS管Mp1向NMOS管Mn1提供偏置直流电流和负载,所述PMOS管Mp1的源端直流电流接收一路偏置直流电流Ibias。
[0164]
当输入交流信号RFin、偏置电路工作时,由于直流电流源Iref的阻抗比NMOS管Mcas的源端阻抗大得多,导致NMOS管Mref的漏端的总阻抗比NMOS管Mmir的漏端的总阻抗大。因此负反馈环路比正反馈环路的增益大,电路整体为负反馈系统。其中,负反馈环路包括:运算放大器OPampA同NMOS管Mref漏端相连的输入端,运算放大器OPampA、NMOS管Mn1栅极、NMOS管Mn1漏端、NMOS管Mref栅极、NMOS管Mref,NMOS管Mref漏端;正反馈环路包括:运算放大器OPampA同NMOS管 Mmir漏端相连的输入端,运算放大器OPampA、NMOS管Mn1栅极、NMOS管Mn1漏端、NMOS管Mmir的栅极、NMOS管Mmir,NMOS管Mmir漏端;所述负反馈系统包括所述负反馈环路和正反馈环路。
[0165]
当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)高时,运算放大器OPampA将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。当第二直流电压(相当于NMOS管Mmir的漏端直流电压)比第一直流电压(相当于NMOS管Mref的漏端直流电压)低时,运算放大器OPampA将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多,如此使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0166]
当调整电阻Rtrim或者Itrim时,引起NMOS管Mmir的漏端直流电压发生变化,NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压将会产生差值,当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压高时,运算放大器OPampA将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压降低,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将升高,但NMOS管Mref漏端直流电压升高得更多;当NMOS管Mmir的漏端直流电压比NMOS管Mref的漏端直流电压低时,运算放大器OPampA将驱使NMOS管Mref和NMOS管Mmir的栅端直流电压升高,使得NMOS管Mref漏端直流电压和NMOS管Mmir的漏端直流电压均将降低,但NMOS管Mref漏端直流电压降低得更多;最 终所述负反馈系统使得NMOS管Mref的漏端直流电压和NMOS管Mmir的漏端直流电压趋于相等。
[0167]
利用直流电流源Itrim、电阻Rtrim,在NMOS管Mcas的栅极产生第一偏置直流电压,在NMOS管Mref、NMOS管Mmir的栅极产生第二偏置直流电压,第一偏置直流电压与第二偏置直流电压的差值为电阻Rtrim上的电压。第一偏置直流电压生减去NMOS管Mcas上的栅源直流电压,得到NMOS管Mmir的漏端直流电压(相当于实施例一中的第二直流电压),所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[0168]
实施例七
[0169]
基于上述实施例电路,本发明实施例提供一种控制方法,如图9所示,该方法包括以下步骤:
[0170]
步骤901:将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为偏置电路的第一晶体管的漏端直流电压;所述第二直流电压为偏置电路的第二晶体管的漏端直流电压。
[0171]
步骤902:利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[0172]
其中,所述第一晶体管的栅极与第二晶体管的栅极通过衰减交流信号的电阻连接;所述第一晶体管及第二晶体管将直流电流偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。
[0173]
实际应用时,偏置电路的输入信号可以为射频输入信号,偏置电路的目标输出信号可以为不同功率等级的射频输出信号,当目标输出信号的功率等级不同时,需要偏置电路提供不同的偏置直流电流;这里,通过调整偏置电路的输入参考直流电流的大小,第一晶体管和第二晶体管将偏置电 路的输入参考直流电流进行放大得到满足实际需求的偏置直流电流,且所述第二晶体管利用偏置直流电流,并基于偏置电路的输入信号得到不同功率等级的目标输出信号。
[0174]
偏置电路可以产生不同的输出功率,同时根据实际需求,调整输入参考直流电流和第一晶体管、第二晶体管的偏置状态,使得偏置电路在功率等级与线性度方面取得更加稳定的性能。
[0175]
其中,偏置电路产生的输出功率的大小,与偏置电流的大小、输入交流信号的大小等因素有关系。
[0176]
实际应用时,在偏置电路工作时,当第一晶体管的栅极直流电压发生改变引起第一晶体管和第二晶体管的漏端直流电压发生变化时,将第一直流电压(相当于第一晶体管的漏端直流电压)和第二直流电压(相当于第二晶体管的漏端直流电压)进行比较,得到比较结果;利用比较结果,控制第一晶体管和第二晶体管的栅极直流电压,通过调整第一晶体管和第二晶体管的阻抗实现第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相等。
[0177]
当第二晶体管的漏端直流电压发生变化且第一晶体管的漏端直流电压保持不变时,将第一直流电压(相当于第一晶体管的漏端直流电压)和第二直流电压(相当于第二晶体管的漏端直流电压)进行比较,得到比较结果;利用比较结果,控制第一晶体管和第二晶体管的栅极直流电压,通过调整第一晶体管和第二晶体管的阻抗,实现第一晶体管的漏端直流电压跟随第二晶体管的漏端直流电压的变化而变化,最终保证第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相等。
[0178]
当第一晶体管的栅源直流电压与第二晶体管的栅源直流电压相同,且第一晶体管的漏端直流电压与第二晶体管的漏端直流电压也相同时,流经第一晶体管的直流电流与流经第二晶体管的直流电流的比值等于第一晶体 管的尺寸与第二晶体管的尺寸的比值。
[0179]
在一实施例中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括:
[0180]
利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压,并使之相等。
[0181]
其中,导通程度是指通过改变第一晶体管和第二晶体管的阻抗实现第一晶体管和第二晶体管的漏端直流电压的改变。
[0182]
在一实施例中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括:
[0183]
利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压,并使之相等。其中,实际应用时,由于温度、工艺漂移,或者工作条件发生变化的影响,会使得第一直流电压与第二直流电压不相等。
[0184]
实施例八
[0185]
为实现上述偏置电路,本发明实施例提供一种偏置电路的实现方法,如图10所示,该方法包括以下步骤:
[0186]
步骤1001:第一晶体管及第二晶体管将偏置电路的输入参考直流电流进行放大得到偏置直流电流,第二晶体管利用所述偏置直流电流,并基于所述偏置电路的输入信号,得到目标输出信号;
[0187]
步骤1002:利用生成的与功率等级匹配的第一偏置直流电压控制第三晶体管输出所述目标输出信号,使得目标输出信号满足预设线性关系;
[0188]
其中,在偏置电路的工作过程中,将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;利用比较结果调整所述 第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[0189]
实际应用时,偏置电路的输入信号可以为射频输入信号,偏置电路的目标输出信号可以为不同功率等级的射频输出信号,当目标输出信号的功率等级不同时,需要偏置电路提供不同的偏置直流电流;这里,通过调整偏置电路的输入参考直流电流的大小,第一晶体管和第二晶体管将偏置电路的输入参考直流电流进行放大得到满足实际需求的偏置直流电流,且所述第二晶体管利用偏置直流电流,并基于偏置电路的输入信号得到不同功率等级的目标输出信号。
[0190]
实际应用时,通过调整第一晶体管、第二晶体管的偏置状态,也就是利用第一直流电压与第二直流电压的比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相互跟随;再通过调整偏置电路的输入参考直流电流,第一晶体管及第二晶体管就可以将所述输入参考直流电流进行放大以产生不同的偏置直流电流;第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号可得到不同功率等级的目标输出信号,并利用第三晶体管输出所述目标输出信号,使得偏置电路能够在功率等级与线性度方面取得更加稳定的性能。
[0191]
在一实施例中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括:利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0192]
在一实施例中,所述利用比较结果调整所述第一直流电压及第二直流电压包括:利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[0193]
在一实施例中,所述方法还包括:
[0194]
生成与功率等级匹配的第二偏置直流电压,所述第二偏置直流电压作为第一晶体管、第二晶体管的栅极直流电压;所述第一偏置直流电压与第二偏置直流电压满足预设条件;所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。其中,所述第一偏置直流电压与第二偏置直流电压满足预设条件,是指第一偏置直流电压的和第二偏置直流电压的差值,可通过可调电阻、恒流源调整。也就是说,第一偏置直流电压的和第二偏置直流电压的差值等于可调电阻上的压降。
[0195]
在一实施例中,所述方法还包括:
[0196]
利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏置直流电压控制一个第三晶体管并输出目标输出信号,使得目标输出信号满足预设线性关系。
[0197]
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

工业实用性

[0198]
本发明实施例提供的方案,将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同;其中,所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。通过利用第一直流电压和第二直流电压的比较结果来调整第一直流电压及第二直流电压,使得第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同, 如此,可在外界因素如温度、工艺漂移等的影响下,使得偏置电路在功率等级与线性度方面取得更加稳定的性能。

权利要求书

[权利要求 1]
一种控制电路,应用于偏置电路,所述偏置电路包括:第一晶体管及第二晶体管;所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号;所述控制电路包括: 检测电路,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压; 调整电路,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[权利要求 2]
根据权利要求1所述的控制电路,其中,调整电路,配置为: 利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[权利要求 3]
根据权利要求1所述的控制电路,其中,调整电路,具体配置为: 利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[权利要求 4]
一种偏置电路,包括:第一晶体管、第二晶体管、第三晶体管、控制电路、电压生成电路;其中, 所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管配置为将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流;且所述第二晶体管利用所述偏置直流电流,并基于所述偏置电路的输入信号,得到目标输出信号; 所述电压生成电路,配置为利用生成的与功率等级匹配的第一偏置直流电压控制第三晶体管输出目标输出信号,使得目标输出信号满足预设线性关系; 控制电路包括:检测电路,配置为将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为第一晶体管的漏端直流电压;所述第二直流电压为第二晶体管的漏端直流电压;调整电路,配置为利用比较结果调整所述第一直流电压及第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同。
[权利要求 5]
根据权利要求4所述的偏置电路,其中,所述调整电路,配置为: 利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[权利要求 6]
根据权利要求4所述的偏置电路,其中,所述调整电路,配置为: 利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极直流电压,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[权利要求 7]
根据权利要求4所述的偏置电路,其中, 所述电压生成电路,还配置为生成与功率等级匹配的第二偏置直流电压,所述第二偏置直流电压作为第一晶体管、第二晶体管的栅极直流电压;所述第一偏置直流电压与第二偏置直流电压满足预设条件;所述第二直流电压随着第一偏置直流电压、第二偏置直流电压的变化而变化。
[权利要求 8]
根据权利要求4所述的偏置电路,其中, 所述电压生成电路,配置为利用至少一个电阻和至少一个电流源生成与功率等级匹配的至少一个第一偏置直流电压,每个第一偏置直流电压控制一个第三晶体管并输出目标输出信号,使得目标输出信号满足预设线性关系。
[权利要求 9]
一种控制方法,包括: 将第一直流电压与第二直流电压进行比较,得到比较结果;所述第一直流电压为偏置电路的第一晶体管的漏端直流电压;所述第二直流电压为偏置电路的第二晶体管的漏端直流电压; 利用比较结果调整所述第一直流电压和第二直流电压,使得偏置电路工作中第一晶体管的漏端直流电压与第二晶体管的漏端直流电压相同;其中, 所述第一晶体管的栅极与第二晶体管的栅极连接;所述第一晶体管及第二晶体管将所述偏置电路的输入参考直流电流进行放大得到偏置直流电流,且所述第二晶体管利用所述偏置直流电流,并基于偏置电路的输入信号得到目标输出信号。
[权利要求 10]
根据权利要求9所述的方法,其中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括: 利用比较结果,控制第一晶体管和第二晶体管的导通程度,以调整第一直流电压及第二直流电压。
[权利要求 11]
根据权利要求9所述的方法,其中,所述利用比较结果调整所述第一直流电压及第二直流电压,包括: 利用比较结果,通过上拉或下拉第一晶体管和第二晶体管的栅极电压,控制第一晶体管和第二晶体管的导通程度,以调整第一电压及第二电压。

附图

[ 图 0001]  
[ 图 0002]  
[ 图 0003]  
[ 图 0004]  
[ 图 0005]  
[ 图 0006]  
[ 图 0007]  
[ 图 0008]  
[ 图 0009]  
[ 图 0010]