Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018222582) HYBRID MAGNETORESISTIVE-DYNAMIC RANDOM ACCESS MEMORY CELL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/222582 International Application No.: PCT/US2018/034865
Publication Date: 06.12.2018 International Filing Date: 29.05.2018
IPC:
G11C 14/00 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
14
Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Applicants:
KAZEMI, Mohammad [US/US]; US (US)
UNIVERSITY OF ROCHESTER [US/US]; 601 Elmwood Avenue Box URV Rochester, New York 14642, US (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KM, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW)
Inventors:
KAZEMI, Mohammad; US
Agent:
GELLER, Joseph M.; US
Priority Data:
62/512,27030.05.2017US
Title (EN) HYBRID MAGNETORESISTIVE-DYNAMIC RANDOM ACCESS MEMORY CELL
(FR) CELLULE DE MÉMOIRE VIVE DYNAMIQUE-MAGNÉTORÉSISTIVE HYBRIDE
Abstract:
(EN) A magnetoresistive dynamic random access memory (MDRAM) cell is described. A hybrid memory cell includes a first transistor having a first source/drain electrode coupled to a charge storage node and a gate of a second transistor. A first transistor second source/drain electrode is coupled to a dynamic bit-line, and a gate of the first transistor coupled to a dynamic bit word-line. A resistive memory element is coupled between a select line and the second transistor first source/drain electrode. A third transistor includes a third transistor first source/drain electrode which is coupled to a second source/drain electrode of the second transistor. A third transistor second source/drain electrode is coupled to a nonvolatile bit-line. A gate of the third transistor is coupled to a nonvolatile bit word-line. A memory array of hybrid memory cells and a hybrid memory cell method is also described.
(FR) L'invention concerne une cellule de mémoire vive dynamique magnétorésistive (MDRAM). Une cellule de mémoire hybride comprend un premier transistor comportant une première électrode de source/drain couplée à un nœud de stockage de charge et à une grille d'un second transistor. Une première électrode de source/drain de premier transistor est couplée à une ligne de bits dynamique, et une grille du premier transistor est couplée à une ligne de mots de bit dynamique. Un élément de mémoire résistif est couplé entre une ligne de sélection et la première électrode de source/drain de transistor. Un troisième transistor comprend une troisième électrode de source/drain de troisième transistor qui est couplée à une seconde électrode de source/drain du second transistor. Une troisième électrode de source/drain de troisième transistor est couplée à une ligne de bits non volatile. Une grille du troisième transistor est couplée à une ligne de mots binaires non volatile. L'invention concerne également un réseau de mémoire de cellules de mémoire hybrides et un procédé de cellule de mémoire hybride.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)