Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018218986) THIN FILM TRANSISTOR MANUFACTURING METHOD, THIN FILM TRANSISTOR AND DISPLAY SUBSTRATE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/218986 International Application No.: PCT/CN2018/074924
Publication Date: 06.12.2018 International Filing Date: 01.02.2018
IPC:
H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
[IPC code unknown for H01L 21/336][IPC code unknown for H01L 29/786]
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
合肥鑫晟光电科技有限公司 HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国安徽省合肥市 新站区工业园内 Xinzhan Industrial Park Hefei, Anhui 230012, CN
Inventors:
钱海蛟 QIAN, Haijiao; CN
操彬彬 CAO, Binbin; CN
杨成绍 YANG, Chengshao; CN
黄寅虎 HUANG, Yinhu; CN
Agent:
北京银龙知识产权代理有限公司 DRAGON INTELLECTUAL PROPERTY LAW FIRM; 中国北京市 海淀区西直门北大街32号院枫蓝国际中心2号楼10层 10F, Bldg. 2, Maples International Center No. 32 Xizhimen North Street, Haidian District Beijing 100082, CN
Priority Data:
201710409082.902.06.2017CN
Title (EN) THIN FILM TRANSISTOR MANUFACTURING METHOD, THIN FILM TRANSISTOR AND DISPLAY SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHES MINCES, TRANSISTOR À COUCHES MINCES ET SUBSTRAT D'AFFICHAGE
(ZH) 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板
Abstract:
(EN) A thin film transistor manufacturing method, a thin film transistor and a display substrate. The manufacturing method comprises: sequentially forming, on a base substrate (31), a polycrystalline silicon pattern layer (34) and a protection pattern layer (35); using a first etching gas to etch the protection pattern layer (35) to obtain a protection pattern (35*); using the protection pattern (35*) as a mask plate, and using a second etching gas to simultaneously etch the protection pattern (35*) and the polycrystalline silicon pattern layer (34) to obtain a residual protection pattern (35') and a polycrystalline silicon pattern (34*) respectively, wherein the rate at which the protection pattern (35*) is etched by the second etching gas is not less than the rate at which the polycrystalline silicon pattern layer (34) is etched by the second etching gas; forming an amorphous silicon pattern (36), the amorphous silicon pattern (36) contacting an etched side of the polycrystalline silicon pattern (34*), a part of the residual protection pattern (35') being exposed, and the polycrystalline silicon pattern (34*) and the amorphous silicon pattern (36) together forming an active layer.
(FR) La présente invention porte sur un procédé de fabrication de transistor à couches minces, sur un transistor à couches minces et sur un substrat d'affichage. Le procédé de fabrication consiste : à former de manière séquentielle, sur un substrat de base (31), une couche de motif de silicium polycristallin (34) et une couche de motif de protection (35) ; à utiliser un premier gaz de gravure pour graver la couche de motif de protection (35) pour obtenir un motif de protection (35*) ; à utiliser le motif de protection (35*) comme plaque de masque et à utiliser un second gaz de gravure pour graver en même temps le motif de protection (35*) et la couche de motif de silicium polycristallin (34) pour obtenir un motif de protection résiduel (35') et un motif de silicium polycristallin (34*) respectivement, la vitesse à laquelle le motif de protection (35*) est gravé par le second gaz de gravure étant supérieure ou égale à la vitesse à laquelle la couche de motif de silicium polycristallin (34) est gravée par le second gaz de gravure ; à former un motif de silicium amorphe (36), le motif de silicium amorphe (36) étant en contact avec un côté gravé du motif de silicium polycristallin (34*), une partie du motif de protection résiduel (35') étant exposée et le motif de silicium polycristallin (34 *) et le motif de silicium amorphe (36) formant ensemble une couche active.
(ZH) 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板。制作方法包括:在衬底基板(31)上依次形成多晶硅图层(34)和保护图层(35);使用第一刻蚀气体对保护图层(35)进行刻蚀,得到保护图形(35*);以保护图形(35*)为掩膜板,使用第二刻蚀气体同时对保护图形(35*)以及多晶硅图层(34)进行刻蚀,得到多晶硅图形(34*)以及保护残留图形(35'),保护图形(35*)被第二刻蚀气体刻蚀的速率不小于多晶硅图层(34)被第二刻蚀气体刻蚀的速率;形成非晶硅图形(36),非晶硅图形(36)与多晶硅图形(34*)的刻蚀侧面相接触,露出一部分保护残留图形(35'),多晶硅图形(34*)和非晶硅图形(36)共同组成有源层。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)