Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018218907) DESIGN METHOD FOR OPTIMIZING SIGNAL QUALITY OF PCIE CONNECTOR AREA
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/218907 International Application No.: PCT/CN2017/113859
Publication Date: 06.12.2018 International Filing Date: 30.11.2017
IPC:
H05K 3/00 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
Applicants:
郑州云海信息技术有限公司 ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY CO., LTD. [CN/CN]; 中国河南省郑州市 郑东新区心怡路278号基运投资大厦16层 16th Floor Jiyuntouzi Building No.278 Xinyi Road, Zheng Dong New District Zhengzhou, Henan 450018, CN
Inventors:
孙龙 SUN, Long; CN
张长林 ZHANG, Changlin; CN
Agent:
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004, CN
Priority Data:
201710399554.731.05.2017CN
Title (EN) DESIGN METHOD FOR OPTIMIZING SIGNAL QUALITY OF PCIE CONNECTOR AREA
(FR) PROCÉDÉ DE CONCEPTION SERVANT À OPTIMISER LA QUALITÉ DE SIGNAL D'UNE ZONE DE CONNECTEUR PCIE
(ZH) 一种优化PCIE连接器区域信号质量的设计方法
Abstract:
(EN) A design method for optimizing the signal quality of a PCIE connector area, comprises the following steps: S1, designing a stack layer according to the number of wiring layers required and the desired plate thickness; S2, calculating the line width and line spacing of specific signal wiring according to the stack layer and a design impedance; S3, extracting a pin model and a differential line model before reference layer compensation is performed; S4, performing reference layer compensation according to the wiring condition; S5, extracting a pin model and a differential line model after reference layer compensation is performed; and 6, performing simulation, comparing the impedances before and after reference layer compensation is performed, so as to obtain the difference, and selecting an optimal compensation quantity as a final design. The invention effectively solves the reflection problem of a signal that is caused by discontinuity of impedance, improving the signal quality, and can be widely applied to the wiring at the position of a high-speed cable connector, is an on-board wiring design method having good compatibility.
(FR) Procédé de conception servant à optimiser la qualité de signal d'une zone de connecteur PCIE, comprenant les étapes suivantes : S1, conception d'une couche d'empilement selon le nombre de couches de câblage requises et de l'épaisseur de plaque souhaitée ; S2, calcul de la largeur de ligne et l'espacement de ligne de câblage de signal spécifique selon la couche d'empilement et une impédance de conception ; S3, extraction d'un modèle de broche et d'un modèle de ligne différentielle avant la compensation de couche de référence ; S4, compensation de couche de référence selon la condition de câblage ; S5, extraction d'un modèle de broche et d'un modèle de ligne différentielle après la compensation de couche de référence ; et 6, réalisation d'une simulation, comparaison des impédances avant et après la compensation de couche de référence, de manière à obtenir la différence, et sélection d'une quantité de compensation optimale en tant que conception finale. L'invention résout efficacement le problème de réflexion d'un signal qui est provoqué par une discontinuité d'impédance, en améliorant la qualité du signal, et peut être largement appliquée au câblage au niveau de la position d'un connecteur de câble à grande vitesse, et est un procédé de conception de câblage embarqué ayant une bonne compatibilité.
(ZH) 一种优化PCIE连接器区域信号质量的设计方法,包括以下步骤:S1、根据走线层数要求和板厚要求设计叠层;S2、根据叠层及设计阻抗计算具体信号走线的线宽线距;S3、提取参考层补偿前针脚模型和差分线模型;S4、根据走线情况进行参考层补偿;S5、提取参考层补偿后针脚模型和差分线模型;S6、进行仿真,比对参考层补偿前后阻抗差异,选择最优的补偿大小作为最后设计。有效改善信号因阻抗不连续带来的反射问题,提升信号质量;可广泛应用于高速线连接器位置走线,是一种兼顾性较好的板上走线设计方法。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)