Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018218729) SHIFT REGISTER CIRCUIT AND DISPLAY PANEL USING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/218729 International Application No.: PCT/CN2017/092139
Publication Date: 06.12.2018 International Filing Date: 07.07.2017
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
惠科股份有限公司 HKC CORPORATION LIMITED [CN/CN]; 中国广东省深圳市 宝安区石岩街道水田村民营工业园惠科工业园 Huike industrial park, Minying Industrial Park Shuitian country, Shiyan, Bao'an District, Shenzhen, Guangdong 518000, CN
重庆惠科金渝光电科技有限公司 CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国重庆市 巴南区界石镇石景路1号 No. 1 Shijing Rd., Jieshi Town, Ba'nan District, Chongqing 401320, CN
Inventors:
陈猷仁 CHEN, Yu-Jen; CN
Agent:
北京汇泽知识产权代理有限公司 BEIJING HUIZE INTELLECTUAL PROPERTY LAW LLC; 中国北京市 海淀区知春路6号锦秋国际大厦A座18层张瑾 ZHANG, Jin A18, Horizon International Tower, No. 6, Zhichun Road, Haidian District Beijing 100088, CN
Priority Data:
201710389743.627.05.2017CN
Title (EN) SHIFT REGISTER CIRCUIT AND DISPLAY PANEL USING SAME
(FR) CIRCUIT DE REGISTRE À DÉCALAGE ET PANNEAU D'AFFICHAGE UTILISANT CELUI-CI
(ZH) 移位暂存电路及其应用的显示面板
Abstract:
(EN) Disclosed is a shift register circuit (30), comprising a multi-stage shift register. Each shift register comprises: a first switch (T10), a control end (101a) of the first switch (T10) being electrically coupled to an input pulse signal (STV), a first end (101b) of the first switch (T10) being electrically coupled to the input pulse signal (STV), a second end (101c) of the first switch (T10) being electrically coupled to a first node (Q1); a second switch (T20), a control end (201a) of the second switch (T20) being electrically coupled to a second node (P), a first end (201b) of the second switch (T20) being electrically coupled to the first node (Q1), and a second end (201c) of the second switch (T20) being electrically coupled to a preset low potential (Vss); a third switch (T30), a control end (301a) of the third switch (T30) being electrically coupled to a third node (Q2), a first end (301b) of the third switch (T30) being electrically coupled to a frequency signal (CKV), and a second end (301c) of the third switch (T30) being electrically coupled to an output end (OUT); a fourth switch (T40), a control end (401a) of the fourth switch (T40) being electrically coupled to the second node (P), a first end (401b) of the fourth switch (T40) being electrically coupled to the output end (OUT), and a second end (401c) of the fourth switch (T40) being electrically coupled to the preset low potential (Vss); a stable voltage circuit (600), which is used for maintaining the potentials of the first node (Q1) and a third node (Q2) at a voltage level.
(FR) L'invention concerne un circuit de registre à décalage (30), comprenant un registre à décalage à étages multiples. Chaque registre à décalage comprend : un premier commutateur (T10), une extrémité de commande (101a) du premier commutateur (T10) étant couplée électriquement à un signal pulsé d'entrée (STV), une première extrémité (101b) du premier commutateur (T10) étant électriquement couplée au signal pulsé d'entrée (STV), une deuxième extrémité (101c) du premier commutateur (T10) étant couplée électriquement à un premier nœud (Q1); un deuxième commutateur (T20), une extrémité de commande (201a) du deuxième commutateur (T20) étant couplée électriquement à un deuxième nœud (P), une première extrémité (201b) du deuxième commutateur (T20) étant électriquement couplée au premier nœud (Q1), et une deuxième extrémité (201c) du deuxième commutateur (T20) étant électriquement couplée à un potentiel bas prédéfini (Vss); un troisième commutateur (T30), une extrémité de commande (301a) du troisième commutateur (T30) étant couplée électriquement à un troisième nœud (Q2), une première extrémité (301b) du troisième commutateur (T30) étant couplée électriquement à un signal de fréquence (CKV), et une deuxième extrémité (301c) du troisième commutateur (T30) étant électriquement couplée à une extrémité de sortie (OUT); un quatrième commutateur (T40), une extrémité de commande (401a) du quatrième commutateur (T40) étant électriquement couplée au deuxième nœud (P), une première extrémité (401b) du quatrième commutateur (T40) étant électriquement couplée à l'extrémité de sortie (OUT), et une deuxième extrémité (401c) du quatrième commutateur (T40) étant électriquement couplée au potentiel bas prédéfini (Vss); un circuit de tension stable (600), qui est utilisé pour maintenir les potentiels du premier nœud (Q1) et d'un troisième nœud (Q2) à un niveau de tension.
(ZH) 公开了一种移位暂存电路(30),包括多级移位寄存器,每一移位寄存器包括:一第一开关(T10),该第一开关(T10)的一控制端(101a)电性耦接一输入脉冲讯号(STV),该第一开关(T10)的一第一端(101b)电性耦接该输入脉冲讯号(STV),该第一开关(T10)的一第二端(101b)电性耦接一第一节点(Q1);一第二开关(T20),该第二开关(T20)的一控制端(201a)电性耦接一第二节点(P),该第二开关(T20)的一第一端(201b)电性耦接该第一节点(Q1),该第二开关(T20)的一第二端(201c)电性耦接一低预设电位(Vss);一第三开关(T30),该第三开关(T30)的一控制端(301a)电性耦接一第三节点(Q2),所述第三开关(T30)的一第一端(301b)电性耦接一频率讯号(CKV),该第三开关(T30)的一第二端(301c)电性耦接一输出端(OUT);一第四开关(T40),该第四开关(T40)的一控制端(401a)电性耦接该第二节点(P),该第四开关(T40)的一第一端(401b)电性耦接该输出端(OUT),该第四开关(T40)的一第二端(401c)电性耦接该低预设电位(Vss);以及一稳定电压电路(600),用以使该第一节点(Q1)及该第三节点(Q2)的电位维持在一个电压准位。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)