Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018205526) SHIFT REGISTER UNIT AND DRIVING METHOD THEREFOR, GATE DRIVING CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/205526 International Application No.: PCT/CN2017/110366
Publication Date: 15.11.2018 International Filing Date: 10.11.2017
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
北京京东方光电科技有限公司 BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国北京市 经济技术开发区西环中路8号 No.8 Xihuanzhonglu, BDA Beijing 100176, CN
Inventors:
苏海飞 SU, Haifei; CN
徐帅 XU, Shuai; CN
Agent:
北京市中咨律师事务所 ZHONGZI LAW OFFICE; 中国北京市 西城区平安里西大街26号新时代大厦7层 7F, New Era Building 26 Pinganli Xidajie, Xicheng District Beijing 100034, CN
Priority Data:
201710332248.112.05.2017CN
Title (EN) SHIFT REGISTER UNIT AND DRIVING METHOD THEREFOR, GATE DRIVING CIRCUIT
(FR) UNITÉ DE REGISTRE À DÉCALAGE ET SON PROCÉDÉ D'ATTAQUE ET CIRCUIT D'ATTAQUE DE GRILLE
(ZH) 移位寄存器单元及其驱动方法、栅极驱动电路
Abstract:
(EN) Disclosed are a shift register unit and driving method therefor, and a gate driving circuit. The shift register unit comprises an input circuit 110, a first reset circuit 120, an output circuit 130, a second reset circuit 140 and a first pull-down control circuit 150. The input circuit 110 provides a forward scan control signal VDD to a first node PU according to an input signal IN. The first reset circuit 120 provides a reverse scan control signal VSS to the first node PU according to a reset signal RST. The output circuit 130 provides a clock signal CLK to a signal output terminal OUT according to a voltage of the first node PU. The second reset circuit 140 provides a first voltage signal VGL to the first node PU and the signal output terminal OUT according to a voltage of a second node PD. The first pull-down control circuit 150 controls the voltage of the second node PD according to the voltage of the first node PU. During forward scanning, the forward scan control signal VDD is an alternating current voltage signal, the reverse scan control signal VSS is a direct current voltage signal, and a frequency of the alternating current voltage signal is identical to a frequency of the clock signal CLK, but in an opposite phase.
(FR) L'invention concerne une unité de registre à décalage et son procédé d'attaque et un circuit d'attaque de grille. L'unité de registre à décalage comprend un circuit d'entrée (110), un premier circuit de réinitialisation (120), un circuit de sortie (130), un second circuit de réinitialisation (140) et un premier circuit de commande de tirage vers le bas (150). Le circuit d'entrée (110) fournit un signal de commande de balayage vers l'avant VDD à un premier nœud PU en fonction d'un signal d'entrée IN. Le premier circuit de réinitialisation (120) fournit un signal de commande de balayage inverse (VSS) au premier nœud PU en fonction d'un signal de réinitialisation RST. Le circuit de sortie (130) fournit un signal d'horloge CLK à une borne de sortie de signal OUT en fonction d'une tension du premier nœud PU. Le second circuit de réinitialisation (140) fournit un premier signal de tension VGL au premier nœud PU et à la borne de sortie de signal OUT en fonction d'une tension d'un second nœud PD. Le premier circuit de commande de tirage vers le bas (150) commande la tension du second nœud PD en fonction de la tension du premier nœud PU. Pendant le balayage vers l'avant, le signal de commande de balayage vers l'avant VDD est un signal de tension de courant alternatif, le signal de commande de balayage inverse VSS est un signal de tension de courant continu et une fréquence du signal de tension de courant alternatif est identique à une fréquence du signal d'horloge CLK, mais dans une phase opposée.
(ZH) 公开了移位寄存器单元及其驱动方法、栅极驱动电路。移位寄存器单元包括输入电路110、第一复位电路120、输出电路130、第二复位电路140和第一下拉控制电路150。输入电路110根据输入信号IN将正向扫描控制信号VDD提供给第一节点PU。第一复位电路120根据复位信号RST将反向扫描控制信号VSS提供给第一节点PU。输出电路130根据第一节点PU的电压将时钟信号CLK提供给信号输出端OUT。第二复位电路140根据第二节点PD的电压将第一电压信号VGL提供给第一节点PU和信号输出端OUT。第一下拉控制电路150根据第一节点PU的电压控制第二节点PD的电压。在正向扫描时,正向扫描控制信号VDD为交流电压信号,反向扫描控制信号VSS为直流电压信号,并且交流电压信号的频率与时钟信号CLK的频率相同,相位相反。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)