Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018205322) SHIFT ELEMENT TEMPORARY STORAGE CIRCUIT, WAVEFORM GENERATION METHOD THEREOF, AND DISPLAY PANEL APPLYING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/205322 International Application No.: PCT/CN2017/086645
Publication Date: 15.11.2018 International Filing Date: 31.05.2017
IPC:
G09G 3/36 (2006.01) ,G11C 19/28 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
19
Digital stores in which the information is moved stepwise, e.g. shift registers
28
using semiconductor elements
Applicants:
惠科股份有限公司 HKC CORPORATION LIMITED [CN/CN]; 中国广东省深圳市 宝安区石岩街道水田村民营工业园惠科工业园 Huike Industrial Park, Minying Industrial Park, Shuitian Country Shiyan, Bao'an District Shenzhen City, Guangdong 518000, CN
重庆惠科金渝光电科技有限公司 CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国重庆市 巴南区界石镇石景路1号 No. 1 Shijing Rd., Jieshi Town, Ba'nan District Chongqing 401320, CN
Inventors:
陈猷仁 CHEN, Yu-Jen; CN
Agent:
北京汇泽知识产权代理有限公司 BEIJING HUIZE INTELLECTUAL PROPERTY LAW LLC; 中国北京市 海淀区知春路6号锦秋国际大厦A座18层张瑾 ZHANG, Jin A18, Horizon International Tower No. 6, Zhichun Road, Haidian District Beijing 100088, CN
Priority Data:
201710335538.112.05.2017CN
Title (EN) SHIFT ELEMENT TEMPORARY STORAGE CIRCUIT, WAVEFORM GENERATION METHOD THEREOF, AND DISPLAY PANEL APPLYING SAME
(FR) CIRCUIT DE STOCKAGE TEMPORAIRE D'ÉLÉMENTS DE DÉCALAGE, PROCÉDÉ DE GÉNÉRATION DE FORME D'ONDE ASSOCIÉ, ET PANNEAU D'AFFICHAGE L'APPLIQUANT
(ZH) 移位元暂存电路及其波形产生方法与其应用的显示面板
Abstract:
(EN) A shift element temporary storage circuit, a waveform generation method thereof, and a display panel applying same. The shift element temporary storage circuit comprises: a multi-stage shift register (300) including: a first switch (T10), the control end (101a) of the first switch (T10) being electrically coupled to a first node (P1(n)), a first end (101b) of the first switch (T10) being electrically coupled to a frequency signal (CK), and a second end (101c) of the first switch (T10) being electrically coupled to an output pulse signal (Gn); a second switch (T20), a control end (201a) of the second switch (T20) being electrically coupled to an input pulse signal (ST), a first end (201b) of the second switch (T20) being electrically coupled to the input end pulse signal (ST), and a second end (201c) of the second switch (T20) being electrically coupled to the first node (P1(n)); a third switch (T30), a control end (301a) of the third switch (T30) being electrically coupled to a second node (P2(n)), a first end (301b) of the third switch (T30) being electrically coupled to the output pulse signal (Gn), and a second end (301c) of the third switch (T30) being electrically coupled to a low preset potential (Vs); and a fourth switch (T40), a control end (401a) of the fourth switch (T40) being electrically coupled to the second node (P2(n)), a first end (401b) of the fourth switch (T40) being electrically coupled to the first node (P1(n)), and a second end (401c) of the fourth switch (T40) being electrically coupled to the low preset potential (Vss). The distance (L) between the internal channels of the first end (401b) and the second end (401c) of the fourth switch (T40) is increased and is designed as two channels (L2, L3).
(FR) L'invention concerne un circuit de stockage temporaire d'éléments de décalage, un procédé de génération de forme d'onde associé, et un panneau d'affichage l'appliquant. Le circuit de stockage temporaire d'éléments de décalage comprend : un registre à décalage à étages multiples (300) comprenant : un premier commutateur (T10), l'extrémité de commande (101a) du premier commutateur (T10) étant couplée électriquement à un premier nœud (P1(n)), une première extrémité (101b) du premier commutateur (T10) étant couplée électriquement à un signal de fréquence (CK), et une seconde extrémité (101c) du premier commutateur (T10) étant couplée électriquement à un signal d'impulsion de sortie (Gn) ; un deuxième commutateur (T20), une extrémité de commande (201a) du deuxième commutateur (T20) étant couplée électriquement à un signal d'impulsion d'entrée (ST), une première extrémité (201b) du deuxième commutateur (T20) étant couplée électriquement au signal d'impulsion d'extrémité d'entrée (ST), et une seconde extrémité (201c) du deuxième commutateur (T20) étant couplée électriquement au premier nœud (P1(n)) ; un troisième commutateur (T30), une extrémité de commande (301a) du troisième commutateur (T30) étant couplée électriquement à un second nœud (P2(n)), une première extrémité (301b) du troisième commutateur (T30) étant couplée électriquement au signal d'impulsion de sortie (Gn), et une seconde extrémité (301c) du troisième commutateur (T30) étant couplée électriquement à un potentiel prédéfini faible (Vs) ; et un quatrième commutateur (T40), une extrémité de commande (401a) du quatrième commutateur (T40) étant couplée électriquement au second nœud (P2(n)), une première extrémité (401b) du quatrième commutateur (T40) étant couplée électriquement au premier nœud (P1(n)), et une seconde extrémité (401c) du quatrième commutateur (T40) étant couplée électriquement au potentiel prédéfini faible (Vss). La distance (L) entre les canaux internes de la première extrémité (401b) et de la seconde extrémité (401c) du quatrième commutateur (T40) est augmentée et est conçue sous la forme de deux canaux (L2, L3).
(ZH) 一种移位元暂存电路及其波形产生方法与其应用的显示面板,移位元暂存电路包括:多级移位寄存器(300),其包括:第一开关(T10),此第一开关(T10)的控制端(101a)电性耦接第一节点(P1(n)),此第一开关(T10)的第一端(101b)电性耦接频率讯号(CK),此第一开关(T10)的第二端(101c)电性耦接输出脉冲讯号(Gn);第二开关(T20),此第二开关(T20)的控制端(201a)电性耦接输入脉冲讯号(ST),此第二开关(T20)的第一端(201b)电性耦接此输入脉冲讯号(ST),此第二开关(T20)的第二端(201c)电性耦接此第一节点(P1(n));第三开关(T30),此第三开关(T30)的控制端(301a)电性耦接第二节点(P2(n)),此第三开关(T30)的第一端(301b)电性耦接此输出脉冲讯号(Gn),此第三开关(T30)的第二端(301c)电性耦接低预设电位(Vs);以及第四开关(T40),此第四开关(T40)的控制端(401a)电性耦接此第二节点(P2(n)),此第四开关(T40)的第一端(401b)电性耦接此第一节点(P1(n)),此第四开关(T40)的第二端(401c)电性耦接此低预设电位(Vss);其中此第四开关(T40)的第一端(401b)与第二端(401c)的内部通道之间距离(L)加大,或此第四开关(T40)的第一端(401b)与第二端(401c)的内部通道之间距离(L)设计为双通道(L2、L3)。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)