Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018201060) MIXED SIGNAL NEUROMORPHIC COMPUTING WITH NONVOLATILE MEMORY DEVICES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/201060 International Application No.: PCT/US2018/029970
Publication Date: 01.11.2018 International Filing Date: 27.04.2018
IPC:
G11C 16/04 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
04
using variable threshold transistors, e.g. FAMOS
Applicants:
THE REGENTS OF THE UNIVERSITY OF CALIFORNIA [US/US]; 1111 Franklin Street, 12th Floor Oakland, California 94607, US
Inventors:
STRUKOV, Dmitri; US
BAYAT, Farnood Merrikh; US
BAVANDPOUR, Mohammad; US
MAHMOODI, Mohammad Reza; US
GUO, Xinjie; US
Agent:
SERAPIGLIA, Gerard B.; US
Priority Data:
62/491,02027.04.2017US
Title (EN) MIXED SIGNAL NEUROMORPHIC COMPUTING WITH NONVOLATILE MEMORY DEVICES
(FR) CALCUL NEUROMORPHIQUE DE SIGNAL MIXTE AVEC DES DISPOSITIFS MÉMOIRES NON VOLATILES
Abstract:
(EN) Building blocks for implementing Vector-by-Matrix Multiplication (VMM) are implemented with analog circuitry including non-volatile memory devices (flash transistors) and using in-memory computation. In one example, improved performance and more accurate VMM is achieved in arrays including multi-gate flash transistors when computation uses a control gate or the combination of control gate and word line (instead of using the word line alone). In another example, very fast weight programming of the arrays is achieved using a novel programming protocol. In yet another example, higher density and faster array programming is achieved when the gate(s) responsible for erasing devices, or the source line, are re-routed across different rows, e.g., in a zigzag form. In yet another embodiment a neural network is provided with nonlinear synaptic weights implemented with nonvolatile memory devices.
(FR) L'invention concerne des blocs de construction servant à mettre en œuvre une multiplication d'un vecteur par une matrice (VMM) qui sont mis en œuvre avec des circuits analogiques comprenant des dispositifs mémoires non volatiles (transistors de mémoire flash) et au moyen d'un calcul en mémoire. Selon un exemple, une performance améliorée et une VMM plus précise sont obtenues dans des réseaux comprenant des transistors de mémoire flash à grilles multiples lorsqu'un calcul fait appel à une grille de commande ou à la combinaison d'une grille de commande et d'une ligne de mots (au lieu de faire appel à la ligne de mots seule). Selon un autre exemple, une programmation de poids très rapide des réseaux est obtenue à l'aide d'un nouveau protocole de programmation. Selon encore un autre exemple, une programmation de réseau à plus haute densité et plus rapide est obtenue lorsque la ou les grilles responsables d'effacement de dispositifs, ou la ligne de source, sont réacheminées sur différentes rangées, par exemple sous une forme en zigzag. Selon encore un autre mode de réalisation, un réseau neuronal est pourvu de poids synaptiques non linéaires mis en œuvre avec des dispositifs mémoires non volatiles.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)