Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018200335) LOW DIELECTRIC CONSTANT OXIDE AND LOW RESISTANCE OP STACK FOR 3D NAND APPLICATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/200335 International Application No.: PCT/US2018/028632
Publication Date: 01.11.2018 International Filing Date: 20.04.2018
IPC:
H01L 27/11556 (2017.01) ,H01L 27/11524 (2017.01) ,H01L 27/11529 (2017.01) ,H01L 25/065 (2006.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
065
the devices being of a type provided for in group H01L27/78
Applicants:
APPLIED MATERIALS, INC. [US/US]; 3050 Bowers Avenue Santa Clara, California 95054, US
Inventors:
HAN, Xinhai; US
YIM, Kang Sub; US
JIANG, Zhijun; US
PADHI, Deenesh; US
Agent:
PATTERSON, B. Todd; US
DOUGHERTY, Chad; US
Priority Data:
62/490,72527.04.2017US
Title (EN) LOW DIELECTRIC CONSTANT OXIDE AND LOW RESISTANCE OP STACK FOR 3D NAND APPLICATION
(FR) OXYDE À FAIBLE CONSTANTE DIÉLECTRIQUE ET PILE OP À FAIBLE RÉSISTANCE POUR APPLICATION NAND 3D
Abstract:
(EN) Embodiments described herein generally relate to methods of manufacturing an oxide/polysilicon (OP) stack of a 3D memory cell for memory devices, such as NAND devices. The methods generally include treatment of the oxide and/or polysilicon materials with precursors during PECVD processes to lower the dielectric constant of the oxide and reduce the resistivity of the polysilicon. In one embodiment, the oxide material is treated with octamethylcyclotetrasiloxane (OMCTS) precursor. In another embodiment, germane (GeH4) is introduced to a PECVD process to form SixGe(1-x) films with dopant. In yet another embodiment, a plasma treatment process is used to nitridate the interface between layers of the OP stack. The precursors and plasma treatment may be used alone or in any combination to produce OP stacks with low dielectric constant oxide and low resistivity polysilicon.
(FR) Des modes de réalisation de la présente invention concernent généralement des procédés de fabrication d'une pile à oxyde/polysilicium (OP) d'une cellule de mémoire 3D pour des dispositifs de mémoire, tels que des dispositifs NAND. Les procédés comprennent généralement le traitement des matériaux d'oxyde et/ou de polysilicium avec des précurseurs pendant des procédés PECVD pour abaisser la constante diélectrique de l'oxyde et réduire la résistivité du polysilicium. Dans un mode de réalisation, le matériau d'oxyde est traité avec un précurseur d'octaméthylcyclotétrasiloxane (OMCTS). Dans un autre mode de réalisation, le germane (GeH4) est introduit dans un procédé PECVD pour former des films de SixGe(1-x) avec un dopant. Dans encore un autre mode de réalisation, un procédé de traitement au plasma est utilisé pour nitrifier l'interface entre des couches de la pile OP. Les précurseurs et le traitement au plasma peuvent être utilisés seuls ou en toute combinaison pour produire des piles OP avec un oxyde à faible constante diélectrique et un polysilicium à faible résistivité.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)