Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018198336) STORAGE SYSTEM AND STORAGE CONTROL DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/198336 International Application No.: PCT/JP2017/017008
Publication Date: 01.11.2018 International Filing Date: 28.04.2017
IPC:
G06F 3/06 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
3
Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
06
Digital input from, or digital output to, record carriers
Applicants:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventors:
藤田 琴子 FUJITA, Kotoko; JP
藤井 正範 FUJII, Masanori; JP
Agent:
特許業務法人藤央特許事務所 TOU-OU PATENT FIRM; 東京都港区虎ノ門一丁目16番4号アーバン虎ノ門ビル Urban Toranomon Bldg., 16-4, Toranomon 1-chome, Minato-ku, Tokyo 1050001, JP
Priority Data:
Title (EN) STORAGE SYSTEM AND STORAGE CONTROL DEVICE
(FR) SYSTÈME DE STOCKAGE ET PROCÉDÉ DE COMMANDE DE STOCKAGE
(JA) ストレージシステム及びストレージ制御装置
Abstract:
(EN) Provided is a storage system that includes a first cluster and a second cluster and that controls a storage device. The first cluster has a first processor and a first memory, and the second cluster has a second processor and a second memory. The second processor includes an error check module for verifying a DMA controller and a guarantee code. The first cluster adds the guarantee code to write data and stores the same in the first memory. The second cluster activates the DMA controller, reads the write data and the guarantee code from the first memory, causes the error check module to verify the guarantee code, and then stores the same in the second memory.
(FR) L'invention concerne un système de stockage qui comprend un premier groupe et un second groupe et qui commande un dispositif de stockage. Le premier groupe comprend un premier processeur et une première mémoire, et le second groupe comprend un second processeur et une seconde mémoire. Le second processeur comprend un module de vérification d'erreur pour vérifier un contrôleur DMA et un code de garantie. Le premier groupe ajoute le code de garantie à des données d'écriture et les stocke dans la première mémoire. Le second groupe active le contrôleur DMA, lit les données d'écriture et le code de garantie à partir de la première mémoire, amène le module de vérification d'erreur à vérifier le code de garantie, puis le stocke dans la seconde mémoire.
(JA) 第1のクラスタと第2のクラスタを含んでストレージ装置を制御するストレージシステムで、第1のクラスタは、第1のプロセッサと第1のメモリを有し、第2のクラスタは、第2のプロセッサと、第2のメモリを有し、第2のプロセッサはDMAコントローラと保証コードを検証するエラーチェックモジュールを含み、第1のクラスタは書き込みデータに保証コードを付加して第1のメモリに格納し、前記第2のクラスタはDMAコントローラを起動して第1のメモリから書き込みデータと保証コードを読み込んで、エラーチェックモジュールに保証コードを検証させてから第2のメモリへ格納する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)